

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-065696

(43)Date of publication of application : 08.03.1996

(51)Int.Cl.

H04N 9/64
H04N 1/46

(21)Application number : 06-225957

(71)Applicant : MITSUBISHI ELECTRIC CORP

(22)Date of filing : 25.08.1994


(72)Inventor : ASAKAWA KATSUMI
SUGIURA HIROAKI

(54) COLOR CONVERSION PROCESSOR, COLOR INVERSION PROCESSOR AND VIDEO SIGNAL PROCESSOR

(57)Abstract:

PURPOSE: To provide a color conversion processor, color inversion processor and video signal processor with which high-accuracy color conversion is provided in real time or at the speed based on it with small circuit scale and color conversion accuracy due to linear interpolation can be improved.

CONSTITUTION: This device is provided with a first storage means 21 for inputting a first chrominance signal and outputting first chrominance signals at plural points positioned adjacently to an input signal, second storage means 1 for inputting the outputs of the first storage means 21 and second and third chrominance signals and outputting fourth, fifth and sixth chrominance signals at plural points positioned at unit grids adjacent to points inside a second three- dimensional color space showing the input signals, interpolation coefficient generating means 2 for generating an interpolation coefficient to calculate an interpolated signal from the fourth, fifth and sixth chrominance signals at the plural points, and interpolation processing means 11, 12, 18 and 19 for interpolating the fourth, fifth and sixth chrominance signals corresponding to the fourth, fifth and sixth chrominance signals at the plural points and the interpolation coefficient.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

THIS PAGE BLANK (USPTO)

Copyright (C); 1998,2000 Japanese Patent Office

THIS PAGE BLANK (USPTO)

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平8-65696

(43) 公開日 平成8年(1996)3月8日

(51) Int.Cl.⁶

識別記号

庁内整理番号

F I

技術表示箇所

H 0 4 N 9/64

Z

1/46

H 0 4 N 1/46

Z

審査請求 未請求 請求項の数22 F D (全 34 頁)

(21) 出願番号 特願平6-225957

(22) 出願日 平成6年(1994)8月25日

(71) 出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72) 発明者 浅川 勝己

長岡京市馬場園所1番地 三菱電機株式会
社映像システム開発研究所内

(72) 発明者 杉浦 博明

長岡京市馬場園所1番地 三菱電機株式会
社映像システム開発研究所内


(74) 代理人 弁理士 高田 守 (外4名)

(54) 【発明の名称】 色変換処理装置、色逆変換処理装置及び映像信号処理装置

(57) 【要約】

【目的】 少ない回路規模で実時間またはそれに準ずる速度で高精度の色変換を実現し、線形補間による色変換精度を高めることができる色変換処理装置、色逆変換処理装置及び映像信号処理装置を得る。

【構成】 第1の色信号を入力とし、該入力信号の近傍に位置する複数点の第1の色信号を出力する第1記憶手段21と、該第1記憶手段21の出力及び第2、第3の色信号を入力し、該入力信号を示す第2の3次元色空間内の点の近傍の単位格子に位置する複数点の第4、第5、第6の色信号を出力する第2記憶手段1と、前記複数点の第4、第5、第6の色信号から補間信号を算出するための補間係数を生成する補間係数生成手段2と、前記複数点の第4、第5、第6の色信号と前記補間係数により、第4、第5、第6の色信号を補間する補間処理手段11、12、18、19を備えた。



1

【特許請求の範囲】

【請求項1】 第1、第2、第3の色信号で表わされる第1の3次元色空間を第4、第5、第6の色信号で表わされる第2の3次元色空間に変換する色変換処理装置において、第1の色信号を入力し、該入力信号の近傍に位置する複数点の第1の色信号を出力する第1記憶手段と、該第1記憶手段の出力及び第2、第3の色信号を入力し、該入力信号を示す第2の3次元色空間内の点の近傍の単位格子に位置する複数点の第4、第5、第6の色信号を出力する第2記憶手段と、前記複数点の第4、第5、第6の色信号から補間信号を算出するための補間係数を生成する補間係数生成手段と、前記複数点の第4、第5、第6の色信号と前記補間係数により、第4、第5、第6の色信号を補間する補間処理手段を備えたことを特徴とする色変換処理装置。

【請求項2】 第1、第2、第3の色信号で表わされる第1の3次元色空間を第4、第5、第6の色信号で表わされる第2の3次元色空間に変換する色変換処理装置において、第1の色信号を m (m は自然数) ビットのデジタル信号として入力し、該入力信号の近傍に位置する k (k は自然数) 番目及び $k+1$ 番目に格納された第1の色信号と該格納番号 k を出力する第1記憶手段と、 m ビットのデジタル信号である第2、第3の色信号及び格納番号 k を入力し、該入力信号を示す第2の3次元色空間内の点の近傍の単位立方格子に位置する8点の第4、第5、第6の色信号を出力する第2記憶手段と、前記8点の第4、第5、第6の色信号に乗ずるための補間係数を生成する補間係数生成手段と、 m ビットの第2、第3の色信号を含み、第1の色信号が k 番目に格納されたものである場合の4点の単位平面格子に位置する第4、第5、第6の色信号に、各々前記補間係数を乗じて加え合わせた第1補間信号を出力する手段と、同様に m ビットの第2、第3の色信号を含み、第1の色信号が $k+1$ 番目に格納されたものである場合の4点の単位平面格子に位置する第4、第5、第6の色信号に、各々前記補間係数を乗じて加え合わせた第2補間信号を出力する手段と、第1補間信号に $k+1$ 番目に格納された第1の色信号から m ビットの第1の色信号を減じたものを乗じて、第2補間信号に m ビットの第1の色信号から k 番目に格納された第1の色信号を減じたものを乗じて加えることにより、第4、第5、第6の色信号を算出する補間処理手段を備えたことを特徴とする色変換処理装置。

【請求項3】 色変換後の第4、第5、第6の色信号で表わされる特定色の明度が一定量の増加となるような第1の色信号を第1記憶手段に格納したことを特徴とする請求項1又は請求項2記載の色変換処理装置。

【請求項4】 色変換後の第4、第5、第6の色信号で表わされる無彩色の明度が一定量の増加となるような第1の色信号を第1記憶手段に格納したことを特徴とする請求項1又は請求項2記載の色変換処理装置。

2

【請求項5】 第1、第2、第3の色信号が各々 m ビットのデジタル信号の場合、下位 $m-n$ (n は自然数で $m>n$) ビット分の第2、第3の色信号を中心として1辺が 2^n ビットの単位平面を、第2の色信号の軸方向と第3の色信号の軸方向で、4分割した場合の4平面の面積を補間係数として出力する補間係数生成手段を備えたことを特徴とする請求項1又は請求項2記載の色変換処理装置。

【請求項6】 第1、第2、第3の色信号がグリーン、レッド、ブルーの場合、請求項1及び請求項2の色変換処理装置の構成要素である第2記憶手段を、上位 n ビット分の第2、第3の色信号及び $n+p$ (p は自然数) ビット分の格納番号 k を入力し、 m ビットの第1、第2、第3の色信号を示す第2の3次元色空間内の点の近傍の単位立方格子に位置する8点の第4、第5、第6の色信号を出力するように構成したことを特徴とする請求項1又は請求項2記載の色変換処理装置。

【請求項7】 第1、第2、第3の色信号が輝度信号、第1の色差信号、第2の色差信号の場合、請求項1及び請求項2の色変換処理装置の構成要素である第2記憶手段を、上位 n ビット分の第2、第3の色信号及び $n+p$ ビット分の格納番号 k を入力し、 m ビットの第1、第2、第3の色信号を示す第2の3次元色空間内の点の近傍の単位立方格子に位置する8点の第4、第5、第6の色信号を出力するように構成したことを特徴とする請求項1又は請求項2記載の色変換処理装置。

【請求項8】 第1、第2、第3の色信号がCIE 1976 L^{*}a^{*}b^{*} 均等知覚色空間における L^* 、 a^* 、 b^* の場合、請求項1及び請求項2の色変換処理装置の構成要素である第2記憶手段を、上位 n ビット分の第2、第3の色信号及び $n+p$ ビット分の格納番号 k を入力し、 m ビットの第1、第2、第3の色信号を示す第2の3次元色空間内の点の近傍の単位立方格子に位置する8点の第4、第5、第6の色信号を出力するように構成したことを特徴とする請求項1又は請求項2記載の色変換処理装置。

【請求項9】 第1、第2、第3の色信号がCIE 1976 L^{*}u^{*}v^{*} 均等知覚色空間における L^* 、 u^* 、 v^* の場合、請求項1及び請求項2の色変換処理装置の構成要素である第2記憶手段を、上位 n ビット分の第2、第3の色信号及び $n+p$ ビット分の格納番号 k を入力し、 m ビットの第1、第2、第3の色信号を示す第2の3次元色空間内の点の近傍の単位立方格子に位置する8点の第4、第5、第6の色信号を出力するように構成したことを特徴とする請求項1又は請求項2記載の色変換処理装置。

【請求項10】 下位 $m-n$ ビット分の第2、第3の色信号を入力して、補間信号の算出に必要な4つの補間係数を出力する補間係数生成手段を4つの記憶手段で構成したことを特徴とする請求項5記載の色変換処理装置。

【請求項11】 下位 $m-n$ ビット分の第2、第3の色信号を入力して、補間信号の算出に必要な4つの補間係

3

数のうち1つの補間係数を出力する記憶手段と、該記憶手段の出力信号と複数の加算器及び複数のビットシフト回路から他の3つの補間係数を算出する補間係数生成手段を備えたことを特徴とする請求項5記載の色変換処理装置。

【請求項12】 第1、第2、第3の色信号で表わされる第1の3次元色空間を第4、第5、第6の色信号で表わされる第2の3次元色空間に非線形変換した色信号を第1、第2、第3の色信号に逆変換する色逆変換処理装置において、第4の色信号を入力とし、該入力信号の近傍に位置する複数点の第4の色信号を出力する第1記憶手段と、該第1記憶手段の出力及び第5、第6の色信号を入力し、該入力信号を示す第1の3次元色空間内の点の近傍の単位格子に位置する、または位置すると仮定した複数点の第1、第2、第3の色信号を出力する第2記憶手段と、前記複数点の第1、第2、第3の色信号から補間信号を算出するための補間係数を生成する補間係数生成手段と、前記複数点の第1、第2、第3の色信号と前記補間係数により、第1、第2、第3の色信号を補間する補間処理手段を備えたことを特徴とする色逆変換処理装置。

【請求項13】 第1、第2、第3の色信号で表わされる第1の3次元色空間を第4、第5、第6の色信号で表わされる第2の3次元色空間に非線形変換した色信号を第1、第2、第3の色信号に逆変換する色逆変換処理装置において、第4の色信号をmビットのデジタル信号として入力し、該入力信号の近傍に位置するh（hは自然数）番目及びh+1番目に格納された第4の色信号と該格納番号hを出力する第1記憶手段と、mビットのデジタル信号である第5、第6の色信号及び格納番号hを入力し、該入力信号を示す第1の3次元色空間内の点の近傍の単位立方格子に位置する、または位置すると仮定した8点の第1、第2、第3の色信号を出力する第2記憶手段と、前記8点の第1、第2、第3の色信号に乗ずるための補間係数を生成する補間係数生成手段と、mビットの第5、第6の色信号を含み、第4の色信号がh番目に格納されたものである場合の4点の単位平面格子に位置する第1、第2、第3の色信号に、各々前記補間係数を乗じて加え合わせた第1補間信号を出力する手段と、同様にmビットの第5、第6の色信号を含み、第4の色信号がh+1番目に格納されたものである場合の4点の単位平面格子に位置する第1、第2、第3の色信号に、各々前記補間係数を乗じて加え合わせた第2補間信号を出力する手段と、第1補間信号にh+1番目に格納された第4の色信号からmビットの第4の色信号を減じたものを乗じて、第2補間信号にmビットの第4の色信号からh番目に格納された第4の色信号を減じたものを乗じて加えることにより、第1、第2、第3の色信号を算出する補間処理手段を備えたことを特徴とする色逆変換処理装置。

4

【請求項14】 色逆変換後の第1、第2、第3の色信号で表わされる特定色の明度が一定量の増加となるような第4の色信号を第1記憶手段に格納したことを特徴とする請求項12又は請求項13記載の色逆変換処理装置。

【請求項15】 色逆変換後の第1、第2、第3の色信号で表わされる無彩色の明度が一定量の増加となるような第4の色信号を第1記憶手段に格納したことを特徴とする請求項12又は請求項13記載の色逆変換処理装置。

【請求項16】 第4、第5、第6の色信号が各々mビットのデジタル信号の場合、下位m-nビット分の第5、第6の色信号を中心として1辺が2^mビットの単位平面を、第5の色信号の軸方向と第6の色信号の軸方向で、4分割した場合の4平面の面積を補間係数として出力する補間係数生成手段を備えたことを特徴とする請求項12又は請求項13記載の色逆変換処理装置。

【請求項17】 下位m-nビット分の第5、第6の色信号を入力して、補間信号の算出に必要な4つの補間係数を出力する補間係数生成手段を4つの記憶手段で構成したことを特徴とする請求項16記載の色逆変換処理装置。

【請求項18】 下位m-nビット分の第5、第6の色信号を入力して、補間信号の算出に必要な4つの補間係数のうち1つの補間係数を出力する記憶手段と、該記憶手段の出力信号と複数の加算器及び複数のビットシフト回路から他の3つの補間係数を算出する補間係数生成手段を備えたことを特徴とする請求項16記載の色逆変換処理装置。

【請求項19】 入力第4、第5、第6の色信号に対する出力第1、第2、第3の色信号を記憶する第2記憶手段の端部の変換値を該第2記憶手段の中央部の変換値よりも少なくしたことを特徴とする請求項12又は請求項13記載の色逆変換処理装置。

【請求項20】 第1、第2、第3の色信号で表わされる3次元色空間を明度情報を有する第4の色信号、色情情報を有する第5の色信号及び第6の色信号で表わされる顔色系の3次元均等知覚色空間に変換してアパーチャ補正を行なう映像信号処理装置において、第1の色信号を入力とし、該入力信号の近傍に位置する複数点の第1の色信号を出力する第1記憶手段と、該第1記憶手段の出力及び第2、第3の色信号を入力し、該入力信号を示す第2の3次元色空間内の点の近傍の単位格子に位置する複数点の第4、第5、第6の色信号を出力する第2記憶手段と、前記複数点の第4、第5、第6の色信号から補間信号を算出するための補間係数を生成する補間係数生成手段と、前記複数点の第4、第5、第6の色信号と前記補間係数により、第4、第5、第6の色信号を補間する補間処理手段と、任意の画素における第4の色信号の高周波成分の利得を制御する第1利得制御手段と、該画

素における第5、第6の色信号の利得を制御する第2利得制御手段と、利得制御された第4、第5、第6の色信号を第1、第2、第3の色信号に逆変換するために前記と同様の構成の第1、第2の記憶手段及び補間係数生成手段及び補間処理手段を備えたことを特徴とする映像信号処理装置。

【請求項21】 任意の画素における第4の色信号の高周波成分の利得を制御する第1利得制御手段、及び該画素における第5、第6の色信号の利得を制御する第2利得制御手段を複数の加算器と複数の乗算器と複数の1画素遅延回路で構成したことを特徴とする請求項20記載の映像信号処理装置。

【請求項22】 任意の画素における第4の色信号の高周波成分の利得を制御する第1利得制御手段、及び該画素における第5、第6の色信号の利得を制御する第2利得制御手段を複数の加算器と複数の乗算器と複数の1水平走査期間遅延回路で構成したことを特徴とする請求項20記載の映像信号処理装置。

【発明の詳細な説明】

【0001】

* 20

$$X = 0.6069R + 0.1739G + 0.2009B \quad \dots (1)$$

$$Y = 0.2991R + 0.5870G + 0.1139B \quad \dots (2)$$

$$Z = 0.0000R + 0.0660G + 1.1169B \quad \dots (3)$$

【0004】 NTSC方式における基準白色はC光源（色度座標 $x=0.3101, y=0.3163$ ：相関色温度約6770K）であ ※

$$X_0 = 98.072 \quad \dots (4)$$

$$Y_0 = 100.000 \quad \dots (5)$$

$$Z_0 = 118.225 \quad \dots (6)$$

【0005】 XYZから基準白色をC光源とするL*a*b* ★

$$L^* = 116(Y/Y_0)^{1/3} - 16$$

$$L^* = 903.29(Y/Y_0)$$

$$a^* = 500(X' - Y')$$

$$b^* = 200(Y' - Z')$$

$$X' = (X/X_0)^{1/3}$$

$$X' = 7.787(X/X_0) + 16/116$$

$$Y' = (Y/Y_0)^{1/3}$$

$$Y' = 7.787(Y/Y_0) + 16/116$$

$$Z' = (Z/Z_0)^{1/3}$$

$$Z' = 7.787(Z/Z_0) + 16/116$$

【0006】 (1)式から(16)式の変換式により、NTSC方式におけるRGB色空間の信号を、CIE 1976 L*a*b*均等知覚色空間の信号に非線形変換する。次に、CIE 1976 L*a*b*均等知覚色空間をRGB色空間の信号に逆 ☆

$$X = X_0 \{ (L^* + 16) / 116 + a^* / 500 \}^3 \quad \dots (17)$$

$$Y = Y_0 \{ (L^* + 16) / 116 \}^3 \quad : L^* \geq 8.0 \quad \dots (18)$$

$$Y = Y_0 \times L^* / 903.29 \quad : L^* < 8.0 \quad \dots (19)$$

$$Z = Z_0 \{ (L^* + 16) / 116 - b^* / 200 \}^3 \quad \dots (20)$$

【0007】 XYZをNTSC方式のRGB信号に変換す ◆ ◆る。

$$R = 1.9106X - 0.5335Y - 0.2893Z \quad \dots (21)$$

$$G = -0.9848X + 1.9983Y - 0.0266Z \quad \dots (22)$$

* 【産業上の利用分野】 本発明は、色変換処理装置及び色逆変換処理装置及び映像信号処理装置に関するものである。

【0002】

【従来の技術】 図30は従来の色変換処理装置及び色逆変換処理装置を示すブロック回路図である。図において、127、128は3次元ルックアップテーブル（以下、LUTと記す）である。

【0003】 動作について説明する。カラーテレビジョン方式には、NTSC(National Television System Committee)方式、PAL(Phase Alternation by Line)方式、SECA M(Sequential a Memoire)方式があるが、例えばNTSC方式におけるRGB色空間の信号を、CIE 1976 L*a*b*均等知覚色空間の信号に変換する方法を以下に示す。CIE 1976 L*a*b*均等知覚色空間は、国際照明委員会 (Commission Internationale de l'Eclairage 略称: CIE) が1976年に推奨した知覚的にほぼ均等な歩度をもつ色空間である。まず、以下の(1)、(2)、(3)式に示すように、NTSC方式のRGB信号をXYZに変換する。

※り、C光源の三刺激値 X_0, Y_0, Z_0 は Y_0 を100とすると、(4)、(5)、(6)式ようになる。

★に変換する。

$$: Y/Y_0 > 0.008856 \quad \dots (7)$$

$$: Y/Y_0 \leq 0.008856 \quad \dots (8)$$

$$\dots (9)$$

$$\dots (10)$$

$$: X/X_0 > 0.008856 \quad \dots (11)$$

$$: X/X_0 \leq 0.008856 \quad \dots (12)$$

$$: Y/Y_0 > 0.008856 \quad \dots (13)$$

$$: Y/Y_0 \leq 0.008856 \quad \dots (14)$$

$$: Z/Z_0 > 0.008856 \quad \dots (15)$$

$$: Z/Z_0 \leq 0.008856 \quad \dots (16)$$

☆変換する方法を以下に示す。まず、以下の(17)式から(20)式に示すように、基準白色をC光源とするL*a*b*からXYZに変換する。

7

$$B = 0.0582X - 0.1181Y + 0.8969Z$$

【0008】(1)式から(16)式の変換式から全てのR, G, Bに対する L^*, a^*, b^* を算出し、変換値を3次元LUT127に記憶させる。また、(17)式から(23)式の逆変換式から L^*, a^*, b^* に対する全てのR, G, Bを算出し、変換値を3次元LUT128に記憶させる。図31に3次元LUT127の概念図を示す。3次元LUT127により、入力信号 R_i, G_i, B_i の格子点に位置する出力信号 $L^*(R_i, G_i, B_i), a^*(R_i, G_i, B_i), b^*(R_i, G_i, B_i)$ が得られる。図32に3次元LUT128の概念図を示す。3次元LUT128により、入力信号 L_i^*, a_i^*, b_i^* の格子点に位置する出力信号 $R(L_i^*, a_i^*, b_i^*), G(L_i^*, a_i^*, b_i^*), B(L_i^*, a_i^*, b_i^*)$ が得られる。

【0009】これらの正変換、逆変換に用いる3次元LUTの格子点数を多くするほど変換精度は高くなる。全ての入力信号に対する出力信号をLUTにより直接得る方法をダイレクトマッピング法といい、ダイレクトマッピング法を用いると、どのような複雑な変換方法であっても、高速かつ高精度の変換が可能となる。

【0010】しかし、例えば入力信号R, G, B、出力信号 L^*, a^*, b^* を各々8ビットとすると、この正変換に用いる3次元LUT127の容量は384Mビットとなり、大規模な記憶手段を必要とするため、実用的ではない。一般には、入力信号の上位信号を用いてダイレクトマッピング法により数個の近傍値を得、入力信号の下位信号を用いて、数個の近傍値から出力信号を補間する方法が用いられる。

【0011】他の従来の技術について説明する。図33は「ITEJ Technical Report Vol. 16, No. 31, pp. 25-30」に示された他の従来の色変換処理装置を示すブロック回路図である。図において、129は3次元LUT、130は補間係数生成回路、131から138は乗算器、139は加算回路である。

【0012】入力信号 R_i, G_i, B_i の上位信号 R_n, G_n, B_n を3*

$$d = d_0w_0 + d_1w_1 + d_2w_2 + d_3w_3 + d_4w_4 + d_5w_5 + d_6w_6 + d_7w_7 \quad \dots\dots (24)$$

この補間法を用いて、 L^*, a^*, b^* それぞれの補間を行う。

【0015】逆変換についても同様である。図35は色逆変換処理装置を示すブロック回路図である。図において、141は3次元LUT、142は補間係数生成回路、143から150は乗算器、151は加算回路である。

【0016】入力信号 L_i^*, a_i^*, b_i^* の上位信号 L_n^*, a_n^*, b_n^* を3次元LUT141に入力する。また、 L_i^*, a_i^*, b_i^* の下位信号 L^*, a^*, b^* を補間係数生成回路142に入力する。3次元LUT141の出力 $p_0, p_1, p_2, p_3, p_4, p_5, p_6, p_7$ を各々乗算器143, 144, 145, 146, 147, 148, 149, 150に入力する。補間係数生成回路142の出力 $v_0, v_1, v_2, v_3, v_4, v_5, v_6, v_7$ を各々乗算器143, 144, 145, 146, 147, 14

8

..... (23)

* 次元LUT129に入力する。また、 R_i, G_i, B_i の下位信号 r, g, b を補間係数生成回路130に入力する。3次元LUT129の出力 $d_0, d_1, d_2, d_3, d_4, d_5, d_6, d_7$ を各々乗算器131, 132, 133, 134, 135, 136, 137, 138に入力する。補間係数生成回路130の出力 $w_0, w_1, w_2, w_3, w_4, w_5, w_6, w_7$ を各々乗算器131, 132, 133, 134, 135, 136, 137, 138に入力する。乗算器131, 132, 133, 134, 135, 136, 137, 138の出力を加算回路139に入力する。加算回路139の出力の上位8ビット分 d を得る。 d は $d_0, d_1, d_2, d_3, d_4, d_5, d_6, d_7$ に各々 $w_0, w_1, w_2, w_3, w_4, w_5, w_6, w_7$ を乗じて加え合わせ、補間係数を1に正規化するために下位15ビット分を切り捨てたものである。

【0013】動作について説明する。入力信号 R_i, G_i, B_i を各々 m ビットの信号、入力信号 R_i, G_i, B_i の上位 n ビット分を各々 R_n, G_n, B_n とする。ただし、 $m > n$ である。3次元LUT129から入力信号 R_i, G_i, B_i の近傍8点の単位立方格子 $(R_n, G_n, B_n), (R_n + D_n, G_n, B_n), (R_n + D_n, G_n, B_n + D_n), (R_n, G_n, B_n + D_n), (R_n, G_n + D_n, B_n), (R_n + D_n, G_n + D_n, B_n), (R_n + D_n, G_n + D_n, B_n + D_n), (R_n, G_n + D_n, B_n + D_n)$ に位置する $d_0, d_1, d_2, d_3, d_4, d_5, d_6, d_7$ を得る。ただし、 D_n は3次元LUT129の単位立方格子の1辺の長さで 2^{m-n} である。

【0014】次に補間法について説明する。図34に示すように、入力信号 R_i, G_i, B_i の近傍8点の単位立方格子に位置する出力信号を $d_0, d_1, d_2, d_3, d_4, d_5, d_6, d_7$ とする。入力信号 R_i, G_i, B_i の下位 $m-n$ ビット分を各々 r, g, b 、単位立方格子の1辺の長さを D_n とする。入力信号 R_i, G_i, B_i を中心としてR軸方向、G軸方向、B軸方向の3方向で8分割した直方体の体積を、各々 $w_0, w_1, w_2, w_3, w_4, w_5, w_6, w_7$ とする。入力信号 R_i, G_i, B_i に対する出力信号 d は、式(24)のように補間される。

8, 149, 150に入力する。乗算器143, 144, 145, 146, 147, 148, 149, 150の出力を加算回路151に入力する。加算回路151の出力の上位8ビット分 p を得る。 p は $p_0, p_1, p_2, p_3, p_4, p_5, p_6, p_7$ に各々 $v_0, v_1, v_2, v_3, v_4, v_5, v_6, v_7$ を乗じて加え合わせ、補間係数を1に正規化するために下位15ビット分を切り捨てたものである。

【0017】動作について説明する。入力信号 L_i^*, a_i^*, b_i^* を各々 m ビットの信号、入力信号 L_i^*, a_i^*, b_i^* の上位 n ビット分を各々 L_n^*, a_n^*, b_n^* とする。ただし、 $m > n$ である。3次元LUT141から入力信号 L_i^*, a_i^*, b_i^* の近傍8点の単位立方格子 $(L_n^*, a_n^*, b_n^*), (L_n^*, a_n^* + D_n, b_n^*), (L_n^*, a_n^* + D_n, b_n^* + D_n), (L_n^*, a_n^*, b_n^* + D_n), (L_n^* + D_n, a_n^*, b_n^*), (L_n^* + D_n, a_n^* + D_n, b_n^*), (L_n^* + D_n, a_n^* + D_n, b_n^* + D_n), (L_n^*, a_n^* + D_n, b_n^* + D_n)$ に位置する $p_0, p_1, p_2, p_3, p_4, p_5, p_6, p_7$

10

20

30

40

50

s, p_6, p_7 を得る。ただし、 D_n は3次元LUT141の単位立方格子の1辺の長さで 2^m である。

【0018】次に補間法について説明する。図36に示すように、入力信号 Li^*, ai^*, bi^* の近傍8点の単位立方格子に位置する出力信号を $p_0, p_1, p_2, p_3, p_4, p_5, p_6, p_7$ とする。入力信号 Li^*, ai^*, bi^* の下位 $m-n$ ビット分を各 *

$$p = p_0v_0 + p_1v_1 + p_2v_2 + p_3v_3 + p_4v_4 + p_5v_5 + p_6v_6 + p_7v_7 \quad \dots\dots (25)$$

【0019】

【発明が解決しようとする課題】従来の色変換処理装置及び色逆変換処理装置は以上のように構成されているため、実時間またはそれに準ずる速度で色変換することは可能であるが、以下の問題点があった。

【0020】第1に、全ての入力信号に対する出力信号をダイレクトマッピング法により得ると、高精度の変換が可能であるが、大容量のLUTを必要とする。

【0021】第2に、LUTの容量を縮小するために、入力信号の上位信号を用いてダイレクトマッピング法により数個の近傍値を得、入力信号の下位信号を用いて、数個の近傍値から出力信号を補間する方法において、単位立方格子8点を用いる8点補間では変換精度は高いが、多くの乗算器を必要とし、回路規模が大きくなる。また、6点補間、5点補間、4点補間など補間に用いるデータ数を減らして回路規模を小さくすると、乗算器の数は少なくなるが変換精度も低くなる。

【0022】さらに、従来の映像信号処理装置では、例えばRGB信号で表わされる画像においてR、G、B各々にアパーチャ補正を行なうか、RGB信号をマトリクス演算により輝度信号Y、R-Y色差信号、B-Y色差信号に変換して、輝度信号Yの高周波部分における輝度信号Y、R-Y色差信号、B-Y色差信号の利得を制御し、アパーチャ補正を行っていた。しかし、RGB色空間は混色系の色空間であり、人間の視覚特性にとって均等な空間ではなく、以下の問題点があった。

【0023】第1に、前者の方法では、RGB信号で表わされる画像の高周波部分でR、G、B信号の利得を一定の比率で変化させるようなアパーチャ補正を行なうため、色相、明度、彩度の平衡が崩れ、色の再現性が悪くなる。

【0024】第2に、後者の方法では、輝度信号YとR-Y色差信号、B-Y色差信号においてアパーチャ補正を行なうことにより、明度、彩度に分けて強調することが可能となるが、均等知覚色空間ではないため、色の再現性は低下する。

【0025】本発明は上記のような問題点を解決するためになされたもので、実時間またはそれに準ずる速度で、従来より高精度の色変換を少ない回路規模で行なうことができる色変換処理装置及び色逆変換処理装置を得ることを目的とする。

【0026】さらに、RGB色空間からCIE 1976 $L^*a^*b^*$ 均等知覚色空間などの人間の視覚特性にとって均等な

* L^*, a^*, b^* 、単位立方格子の1辺の長さを D_n とする。入力信号 Li^*, ai^*, bi^* を中心としてL軸方向、 a^* 軸方向、 b^* 軸方向の3方向で8分割した直方体の体積を、各々 $v_0, v_1, v_2, v_3, v_4, v_5, v_6, v_7$ とする。入力信号 Li^*, ai^*, bi^* に対する出力信号 p は、式(25)のように補間される。

均等知覚色空間に変換し、 L^*, a^*, b^* 各々にアパーチャ補正を行なうことにより、色相、明度、彩度の平衡を崩さず、色の再現性を低下させない映像信号処理装置を得ることを目的とする。

【0027】

【課題を解決するための手段】本発明の請求項1に係る色変換処理装置は、第1、第2、第3の色信号で表わされる第1の3次元色空間を第4、第5、第6の色信号で表わされる第2の3次元色空間に変換する色変換処理装置において、第1の色信号を入力とし、該入力信号の近傍に位置する複数点の第1の色信号を出力する第1記憶手段と、該第1記憶手段の出力及び第2、第3の色信号を入力し、該入力信号を示す第2の3次元色空間内の点の近傍の単位格子に位置する複数点の第4、第5、第6の色信号を出力する第2記憶手段と、前記複数点の第4、第5、第6の色信号から補間信号を算出するための補間係数を生成する補間係数生成手段と、前記複数点の第4、第5、第6の色信号と前記補間係数により、第4、第5、第6の色信号を補間する補間処理手段を備えたものである。

【0028】また、本発明の請求項2に係る色変換処理装置は、第1、第2、第3の色信号で表わされる第1の3次元色空間を第4、第5、第6の色信号で表わされる第2の3次元色空間に変換する色変換処理装置において、第1の色信号を m (m は自然数) ビットのデジタル信号として入力し、該入力信号の近傍に位置する k (k は自然数) 番目及び $k+1$ 番目に格納された第1の色信号と該格納番号 k を出力する第1記憶手段と、 m ビットのデジタル信号である第2、第3の色信号及び格納番号 k を入力し、該入力信号を示す第2の3次元色空間内の点の近傍の単位立方格子に位置する8点の第4、第5、第6の色信号を出力する第2記憶手段と、前記8点の第4、第5、第6の色信号に乗ずるための補間係数を生成する補間係数生成手段と、 m ビットの第2、第3の色信号を含み、第1の色信号が k 番目に格納されたものである場合の4点の単位平面格子に位置する第4、第5、第6の色信号に、各々前記補間係数を乗じて加え合わせた第1補間信号を出力する手段と、同様に m ビットの第2、第3の色信号を含み、第1の色信号が $k+1$ 番目に格納されたものである場合の4点の単位平面格子に位置する第4、第5、第6の色信号に、各々前記補間係数を乗じて加え合わせた第2補間信号を出力する手段と、第1補間信号に $k+1$ 番目に格納された第1の色信

号から m ビットの第1の色信号を減じたものを乗じて、第2補間信号に m ビットの第1の色信号から k 番目に格納された第1の色信号を減じたものを乗じて加えることにより、第4、第5、第6の色信号を算出する補間処理手段を備えたものである。

【0029】また、本発明の請求項3に係る色変換処理装置は、色変換後の第4、第5、第6の色信号で表わされる特定色の明度が一定量の増加となるような第1の色信号を第1記憶手段に格納したものである。

【0030】また、本発明の請求項4に係る色変換処理装置は、色変換後の第4、第5、第6の色信号で表わされる無彩色の明度が一定量の増加となるような第1の色信号を第1記憶手段に格納したものである。

【0031】また、本発明の請求項5に係る色変換処理装置は、第1、第2、第3の色信号が各々 m ビットのデジタル信号の場合、下位 $m-n$ (n は自然数で $m>n$) ビット分の第2、第3の色信号を中心として1辺が 2^n ビットの単位平面を、第2の色信号の軸方向と第3の色信号の軸方向で、4分割した場合の4平面の面積を補間係数として出力する補間係数生成手段を備えたものである。

【0032】また、本発明の請求項6に係る色変換処理装置は、第1、第2、第3の色信号がグリーン、レッド、ブルーの場合、第2記憶手段を、上位 n ビット分の第2、第3の色信号及び $n+p$ (p は自然数) ビット分の格納番号 k を入力し、 m ビットの第1、第2、第3の色信号を示す第2の3次元色空間内の点の近傍の単位立方格子に位置する8点の第4、第5、第6の色信号を出力するように構成したものである。

【0033】また、本発明の請求項7に係る色変換処理装置は、第1、第2、第3の色信号が輝度信号、第1の色差信号、第2の色差信号の場合、第2記憶手段を、上位 n ビット分の第2、第3の色信号及び $n+p$ ビット分の格納番号 k を入力し、 m ビットの第1、第2、第3の色信号を示す第2の3次元色空間内の点の近傍の単位立方格子に位置する8点の第4、第5、第6の色信号を出力するように構成したものである。

【0034】また、本発明の請求項8に係る色変換処理装置は、第1、第2、第3の色信号がCIE 1976 $L^*a^*b^*$ 均等知覚色空間における L^* 、 a^* 、 b^* の場合、第2記憶手段を、上位 n ビット分の第2、第3の色信号及び $n+p$ ビット分の格納番号 k を入力し、 m ビットの第1、第2、第3の色信号を示す第2の3次元色空間内の点の近傍の単位立方格子に位置する8点の第4、第5、第6の色信号を出力するように構成したものである。

【0035】また、本発明の請求項9に係る色変換処理装置は、第1、第2、第3の色信号がCIE 1976 $L^*u^*v^*$ 均等知覚色空間における L^* 、 u^* 、 v^* の場合、第2記憶手段を、上位 n ビット分の第2、第3の色信号及び $n+p$ ビット分の格納番号 k を入力し、 m ビットの第1、第

2、第3の色信号を示す第2の3次元色空間内の点の近傍の単位立方格子に位置する8点の第4、第5、第6の色信号を出力するように構成したものである。

【0036】また、本発明の請求項10に係る色変換処理装置は、下位 $m-n$ ビット分の第2、第3の色信号を入力して、補間信号の算出に必要な4つの補間係数を出力する補間係数生成手段を4つの記憶手段で構成したものである。

【0037】また、本発明の請求項11に係る色変換処理装置は、下位 $m-n$ ビット分の第2、第3の色信号を入力して、補間信号の算出に必要な4つの補間係数のうち1つの補間係数を出力する記憶手段と、該記憶手段の出力信号と複数の加算器及び複数のビットシフト回路から他の3つの補間係数を算出する補間係数生成手段を備えたものである。

【0038】また、本発明の請求項12に係る色逆変換処理装置は、第1、第2、第3の色信号で表わされる第1の3次元色空間を第4、第5、第6の色信号で表わされる第2の3次元色空間に非線形変換した色信号を第1、第2、第3の色信号に逆変換する色逆変換処理装置において、第4の色信号を入力とし、該入力信号の近傍に位置する複数点の第4の色信号を出力する第1記憶手段と、該第1記憶手段の出力及び第5、第6の色信号を入力し、該入力信号を示す第1の3次元色空間内の点の近傍の単位格子に位置する、または位置すると仮定した複数点の第1、第2、第3の色信号を出力する第2記憶手段と、前記複数点の第1、第2、第3の色信号から補間信号を算出するための補間係数を生成する補間係数生成手段と、前記複数点の第1、第2、第3の色信号と前記補間係数により、第1、第2、第3の色信号を補間する補間処理手段を備えたものである。

【0039】また、本発明の請求項13に係る色逆変換処理装置は、第1、第2、第3の色信号で表わされる第1の3次元色空間を第4、第5、第6の色信号で表わされる第2の3次元色空間に非線形変換した色信号を第1、第2、第3の色信号に逆変換する色逆変換処理装置において、第4の色信号を m ビットのデジタル信号として入力し、該入力信号の近傍に位置する h (h は自然数) 番目及び $h+1$ 番目に格納された第4の色信号と該格納番号 h を出力する第1記憶手段と、 m ビットのデジタル信号である第5、第6の色信号及び格納番号 h を入力し、該入力信号を示す第1の3次元色空間内の点の近傍の単位立方格子に位置する、または位置すると仮定した8点の第1、第2、第3の色信号を出力する第2記憶手段と、前記8点の第1、第2、第3の色信号に乗ずるための補間係数を生成する補間係数生成手段と、 m ビットの第5、第6の色信号を含み、第4の色信号が h 番目に格納されたものである場合の4点の単位平面格子に位置する第1、第2、第3の色信号に、各々前記補間係数を乗じて加え合わせた第1補間信号を出力する手段

と、同様に m ビットの第5、第6の色信号を含み、第4の色信号が $h+1$ 番目に格納されたものである場合の4点の単位平面格子に位置する第1、第2、第3の色信号に、各々前記補間係数を乗じて加え合わせた第2補間信号を出力する手段と、第1補間信号に $h+1$ 番目に格納された第4の色信号から m ビットの第4の色信号を減じたものを乗じて、第2補間信号に m ビットの第4の色信号から h 番目に格納された第4の色信号を減じたものを乗じて加えることにより、第1、第2、第3の色信号を算出する補間処理手段を備えたものである。

【0040】また、本発明の請求項14に係る色逆変換処理装置は、色逆変換後の第1、第2、第3の色信号で表わされる特定色の明度が一定量の増加となるような第4の色信号を第1記憶手段に格納したものである。

【0041】また、本発明の請求項15に係る色逆変換処理装置は、色逆変換後の第1、第2、第3の色信号で表わされる無彩色の明度が一定量の増加となるような第4の色信号を第1記憶手段に格納したものである。

【0042】また、本発明の請求項16に係る色逆変換処理装置は、第4、第5、第6の色信号が各々 m ビットのデジタル信号の場合、下位 $m-n$ ビット分の第5、第6の色信号を中心として1辺が 2^n ビットの単位平面を、第5の色信号の軸方向と第6の色信号の軸方向で、4分割した場合の4平面の面積を補間係数として出力する補間係数生成手段を備えたものである。

【0043】また、本発明の請求項17に係る色逆変換処理装置は、下位 $m-n$ ビット分の第5、第6の色信号を入力して、補間信号の算出に必要な4つの補間係数を出力する補間係数生成手段を4つの記憶手段で構成したものである。

【0044】また、本発明の請求項18に係る色逆変換処理装置は、下位 $m-n$ ビット分の第5、第6の色信号を入力して、補間信号の算出に必要な4つの補間係数のうち1つの補間係数を出力する記憶手段と、該記憶手段の出力信号と複数の加算器及び複数のビットシフト回路から他の3つの補間係数を算出する補間係数生成手段を備えたものである。

【0045】また、本発明の請求項19に係る色逆変換処理装置は、入力第4、第5、第6の色信号に対する出力第1、第2、第3の色信号を記憶する第2記憶手段の端部の変換値を該第2記憶手段の中央部の変換値よりも少なくしたものである。

【0046】また、本発明の請求項20に係る映像信号処理装置は、第1、第2、第3の色信号で表わされる3次元色空間を明度情報を有する第4の色信号、色情報を有する第5の色信号及び第6の色信号で表わされる顕色系の3次元均等知覚色空間に変換してアパーチャ補正を行なう映像信号処理装置において、第1の色信号を入力とし、該入力信号の近傍に位置する複数点の第1の色信号を出力する第1記憶手段と、該第1記憶手段の出力及

び第2、第3の色信号を入力し、該入力信号を示す第2の3次元色空間内の点の近傍の単位格子に位置する複数点の第4、第5、第6の色信号を出力する第2記憶手段と、前記複数点の第4、第5、第6の色信号から補間信号を算出するための補間係数を生成する補間係数生成手段と、前記複数点の第4、第5、第6の色信号と前記補間係数により、第4、第5、第6の色信号を補間する補間処理手段と、任意の画素における第4の色信号の高周波成分の利得を制御する第1利得制御手段と、該画素における第5、第6の色信号の利得を制御する第2利得制御手段と、利得制御された第4、第5、第6の色信号を第1、第2、第3の色信号に逆変換するために前記と同様の構成の第1、第2の記憶手段及び補間係数生成手段及び補間処理手段を備えたものである。

【0047】また、本発明の請求項21に係る映像信号処理装置は、任意の画素における第4の色信号の高周波成分の利得を制御する第1利得制御手段、及び該画素における第5、第6の色信号の利得を制御する第2利得制御手段を複数の加算器と複数の乗算器と複数の1画素遅延回路で構成したものである。

【0048】また、本発明の請求項22に係る映像信号処理装置は、任意の画素における第4の色信号の高周波成分の利得を制御する第1利得制御手段、及び該画素における第5、第6の色信号の利得を制御する第2利得制御手段を複数の加算器と複数の乗算器と複数の1水平走査期間遅延回路で構成したものである。

【0049】

【作用】本発明の請求項1に係る色変換処理装置の第1記憶手段は、第1の色信号を入力とし、該入力信号の近傍に位置する複数点の第1の色信号を出力し、第2記憶手段は、該第1記憶手段の出力及び第2、第3の色信号を入力し、該入力信号を示す第2の3次元色空間内の点の近傍の単位格子に位置する複数点の第4、第5、第6の色信号を出力し、補間係数生成手段は、前記複数点の第4、第5、第6の色信号から補間信号を算出するための補間係数を生成し、補間処理手段は、前記複数点の第4、第5、第6の色信号と前記補間係数により、第4、第5、第6の色信号を補間するため、実時間またはそれに準ずる速度で高精度の色変換を実現し、線形補間による色変換精度を高めることが可能となる。

【0050】また、本発明の請求項2に係る色変換処理装置の第1記憶手段は、第1の色信号を m (m は自然数) ビットのデジタル信号として入力し、該入力信号の近傍に位置する k (k は自然数) 番目及び $k+1$ 番目に格納された第1の色信号と該格納番号 k を出力し、第2記憶手段は、 m ビットのデジタル信号である第2、第3の色信号及び格納番号 k を入力し、該入力信号を示す第2の3次元色空間内の点の近傍の単位立方格子に位置する8点の第4、第5、第6の色信号を出力し、補間係数生成手段は、前記8点の第4、第5、第6の色信号

に乗ずるための補間係数を生成し、第 1 補間信号を出力する手段は、 m ビットの第 2、第 3 の色信号を含み、第 1 の色信号が k 番目に格納されたものである場合の 4 点の単位平面格子に位置する第 4、第 5、第 6 の色信号に、各々前記補間係数を乗じて加え合わせた第 1 補間信号を出力し、第 2 補間信号を出力する手段は、同様に m ビットの第 2、第 3 の色信号を含み、第 1 の色信号が $k + 1$ 番目に格納されたものである場合の 4 点の単位平面格子に位置する第 4、第 5、第 6 の色信号に、各々前記補間係数を乗じて加え合わせた第 2 補間信号を出力し、補間処理手段は、第 1 補間信号に $k + 1$ 番目に格納された第 1 の色信号から m ビットの第 1 の色信号を減じたものを乗じて、第 2 補間信号に m ビットの第 1 の色信号から k 番目に格納された第 1 の色信号を減じたものを乗じて加えることにより、第 4、第 5、第 6 の色信号を算出するため、少ない回路規模で実時間またはそれに準ずる速度で高精度の色変換を実現し、線形補間による色変換精度を高めることが可能となる。

【0051】また、本発明の請求項 3 に係る色変換処理装置の第 1 記憶手段は、色変換後の第 4、第 5、第 6 の色信号で表わされる特定色の明度が一定量の増加となるような第 1 の色信号を格納したため、該特定色の色変換誤差を少なくすることが可能となる。

【0052】また、本発明の請求項 4 に係る色変換処理装置の第 1 記憶手段は、色変換後の第 4、第 5、第 6 の色信号で表わされる無彩色の明度が一定量の増加となるような第 1 の色信号を格納したため、変換後の画像において、色相、彩度、明度の平衡を保ったまま、明度方向の誤差を少なくすることが可能となる。

【0053】また、本発明の請求項 5 に係る色変換処理装置の補間係数生成手段は、第 1、第 2、第 3 の色信号が各々 m ビットのデジタル信号の場合、下位 $m - n$ (n は自然数で $m > n$) ビット分の第 2、第 3 の色信号を中心として 1 辺が $2^{m/n}$ ビットの単位平面を、第 2 の色信号の軸方向と第 3 の色信号の軸方向で、4 分割した場合の 4 平面の面積を補間係数として出力するため、小容量の記憶手段と補間処理手段により高精度の色変換を行なうことが可能となり、回路規模を小さくすることが可能となる。

【0054】また、本発明の請求項 6 に係る色変換処理装置の第 2 記憶手段は、第 1、第 2、第 3 の色信号がグリーン、レッド、ブルーの場合、上位 n ビット分の第 2、第 3 の色信号及び $n + p$ (p は自然数) ビット分の格納番号 k を入力し、 m ビットの第 1、第 2、第 3 の色信号を示す第 2 の 3 次元色空間内の点の近傍の単位立方格子に位置する 8 点の第 4、第 5、第 6 の色信号を出力するように構成したため、レッド、グリーン、ブルーの中で人間の視覚特性上、最も重要な要素であるグリーン方向の変換値を他の変換値よりも多くすることになり、記憶手段の容量に対する色変換精度を向上させることが

可能となる。

【0055】また、本発明の請求項 7 に係る色変換処理装置の第 2 記憶手段は、第 1、第 2、第 3 の色信号が輝度信号、第 1 の色差信号、第 2 の色差信号の場合、上位 n ビット分の第 2、第 3 の色信号及び $n + p$ ビット分の格納番号 k を入力し、 m ビットの第 1、第 2、第 3 の色信号を示す第 2 の 3 次元色空間内の点の近傍の単位立方格子に位置する 8 点の第 4、第 5、第 6 の色信号を出力するように構成したため、人間の視覚特性上、重要な明度情報だけを多くすることになり、記憶手段の容量に対する色変換精度を向上させることが可能となる。

【0056】また、本発明の請求項 8 に係る色変換処理装置の第 2 記憶手段は、第 1、第 2、第 3 の色信号が CIE 1976 $L^*a^*b^*$ 均等知覚色空間における L^* 、 a^* 、 b^* の場合、上位 n ビット分の第 2、第 3 の色信号及び $n + p$ ビット分の格納番号 k を入力し、 m ビットの第 1、第 2、第 3 の色信号を示す第 2 の 3 次元色空間内の点の近傍の単位立方格子に位置する 8 点の第 4、第 5、第 6 の色信号を出力するように構成したため、人間の視覚特性上、重要な明度情報だけを多くすることになり、記憶手段の容量に対する色変換精度を向上させることが可能となる。

【0057】また、本発明の請求項 9 に係る色変換処理装置の第 2 記憶手段は、第 1、第 2、第 3 の色信号が CIE 1976 $L^*u^*v^*$ 均等知覚色空間における L^* 、 u^* 、 v^* の場合、上位 n ビット分の第 2、第 3 の色信号及び $n + p$ ビット分の格納番号 k を入力し、 m ビットの第 1、第 2、第 3 の色信号を示す第 2 の 3 次元色空間内の点の近傍の単位立方格子に位置する 8 点の第 4、第 5、第 6 の色信号を出力するように構成したため、人間の視覚特性上、重要な明度情報だけを多くすることになり、記憶手段の容量に対する色変換精度を向上させることが可能となる。

【0058】また、本発明の請求項 10 に係る色変換処理装置の補間係数生成手段は、下位 $m - n$ ビット分の第 2、第 3 の色信号を入力して、補間信号の算出に必要な 4 つの補間係数を出力する 4 つの記憶手段で構成したため、乗算器の数を減らし、回路規模を小さくすることが可能となる。

【0059】また、本発明の請求項 11 に係る色変換処理装置の補間係数生成手段は、下位 $m - n$ ビット分の第 2、第 3 の色信号を入力して、記憶手段により補間信号の算出に必要な 4 つの補間係数のうち 1 つの補間係数を出力し、該記憶手段の出力信号と複数の加算器及び複数のビットシフト回路から他の 3 つの補間係数を算出するため、乗算器の数を減らし、回路規模を小さくすることが可能となる。

【0060】また、本発明の請求項 12 に係る色逆変換処理装置の第 1 記憶手段は、第 4 の色信号を入力とし、該入力信号の近傍に位置する複数点の第 4 の色信号を出

10

20

30

40

50

17

力し、第2記憶手段は、該第1記憶手段の出力及び第5、第6の色信号を入力し、該入力信号を示す第1の3次元色空間内の点の近傍の単位格子に位置する、または位置すると仮定した複数点の第1、第2、第3の色信号を出力し、補間係数生成手段は、前記複数点の第1、第2、第3の色信号から補間信号を算出するための補間係数を生成し、補間処理手段は、前記複数点の第1、第2、第3の色信号と前記補間係数により、第1、第2、第3の色信号を補間するため、実時間またはそれに準ずる速度で高精度の色変換を実現し、線形補間による色変換精度を高めることが可能となる。

【0061】また、本発明の請求項13に係る色逆変換処理装置の第1記憶手段は、第4の色信号をmビットのデジタル信号として入力し、該入力信号の近傍に位置するh（hは自然数）番目及びh+1番目に格納された第4の色信号と該格納番号hを出力し、第2記憶手段は、mビットのデジタル信号である第5、第6の色信号及び格納番号hを入力し、該入力信号を示す第1の3次元色空間内の点の近傍の単位立方格子に位置する、または位置すると仮定した8点の第1、第2、第3の色信号を出力し、補間係数生成手段は、前記8点の第1、第2、第3の色信号に乗ずるための補間係数を生成し、第1補間信号を出力する手段は、mビットの第5、第6の色信号を含み、第4の色信号がh番目に格納されたものである場合の4点の単位平面格子に位置する第1、第2、第3の色信号に、各々前記補間係数を乗じて加え合わせた第1補間信号を出力し、第2補間信号を出力する手段は、同様にmビットの第5、第6の色信号を含み、第4の色信号がh+1番目に格納されたものである場合の4点の単位平面格子に位置する第1、第2、第3の色信号に、各々前記補間係数を乗じて加え合わせた第2補間信号を出力し、補間処理手段は、第1補間信号にh+1番目に格納された第4の色信号からmビットの第4の色信号を減じたものを乗じて、第2補間信号にmビットの第4の色信号からh番目に格納された第4の色信号を減じたものを乗じて加えることにより、第1、第2、第3の色信号を算出するため、少ない回路規模で実時間またはそれに準ずる速度で高精度の色変換を実現し、線形補間による色変換精度を高めることが可能となる。

【0062】また、本発明の請求項14に係る色逆変換処理装置の第1記憶手段は、色逆変換後の第1、第2、第3の色信号で表わされる特定色の明度が一定量の増加となるような第4の色信号を格納したため、該特定色の色変換誤差を少なくすることが可能となる。

【0063】また、本発明の請求項15に係る色逆変換処理装置の第1記憶手段は、色逆変換後の第1、第2、第3の色信号で表わされる無彩色の明度が一定量の増加となるような第4の色信号を格納したため、変換後の画像において、色相、彩度、明度の平衡を保ったまま、明度方向の誤差を少なくすることが可能となる。

18

【0064】また、本発明の請求項16に係る色逆変換処理装置の補間係数生成手段は、第4、第5、第6の色信号が各々mビットのデジタル信号の場合、下位m-nビット分の第5、第6の色信号を中心として1辺が2^{m-n}ビットの単位平面を、第5の色信号の軸方向と第6の色信号の軸方向で、4分割した場合の4平面の面積を補間係数として出力するため、小容量の記憶手段と補間処理手段により高精度の色変換を行なうことが可能となり、回路規模を小さくすることが可能となる。

【0065】また、本発明の請求項17に係る色逆変換処理装置の補間係数生成手段は、下位m-nビット分の第5、第6の色信号を入力して、補間信号の算出に必要な4つの補間係数を出力する4つの記憶手段で構成したため、乗算器の数を減らし、回路規模を小さくすることが可能となる。

【0066】また、本発明の請求項18に係る色逆変換処理装置の補間係数生成手段は、下位m-nビット分の第5、第6の色信号を入力して、記憶手段により補間信号の算出に必要な4つの補間係数のうち1つの補間係数を出力し、該記憶手段の出力信号と複数の加算器及び複数のビットシフト回路から他の3つの補間係数を算出するため、乗算器の数を減らし、回路規模を小さくすることが可能となる。

【0067】また、本発明の請求項19に係る色逆変換処理装置の第2記憶手段は、端部の変換値を中央部の変換値よりも少なくしたため、記憶手段の容量に対する色変換精度を向上させることが可能となる。

【0068】また、本発明の請求項20に係る映像信号処理装置の第1記憶手段は、第1の色信号を入力とし、該入力信号の近傍に位置する複数点の第1の色信号を出力し、第2記憶手段は、該第1記憶手段の出力及び第2、第3の色信号を入力し、該入力信号を示す第2の3次元色空間内の点の近傍の単位格子に位置する複数点の第4、第5、第6の色信号を出力し、補間係数生成手段は、前記複数点の第4、第5、第6の色信号から補間信号を算出するための補間係数を生成し、補間処理手段は、前記複数点の第4、第5、第6の色信号と前記補間係数により、第4、第5、第6の色信号を補間し、第1利得制御手段は、任意の画素における第4の色信号の高周波成分の利得を制御し、第2利得制御手段は、該画素における第5、第6の色信号の利得を制御し、前記と同様の構成の第1、第2の記憶手段及び補間係数生成手段及び補間処理手段により、利得制御された第4、第5、第6の色信号を第1、第2、第3の色信号に逆変換するため、第1、第2、第3の色信号の平衡を崩さず、色再現性を低下させないアパーチャ補正を行なうことが可能となる。

【0069】また、本発明の請求項21に係る映像信号処理装置の任意の画素における第4の色信号の高周波成分の利得を制御する第1利得制御手段、及び該画素にお

ける第5、第6の色信号の利得を制御する第2利得制御手段は、複数の加算器と複数の乗算器と複数の1画素遅延回路で構成したため、水平方向のアパーチャ補正を行なうことが可能となる。

【0070】また、本発明の請求項22に係る映像信号処理装置の任意の画素における第4の色信号の高周波成分の利得を制御する第1利得制御手段、及び該画素における第5、第6の色信号の利得を制御する第2利得制御手段は、複数の加算器と複数の乗算器と複数の1水平走査期間遅延回路で構成したため、垂直方向のアパーチャ補正を行なうことが可能となる。

【0071】

【実施例】

実施例1. 図1は本発明の実施例1による色変換処理装置を示すブロック回路図である。図において、1は3次元LUT、2は補間係数生成回路、3から12は乗算器、13、14は加算回路、15から18は加算器、19は除算器である。

【0072】入力信号GiをLUT21に入力し、LUT21の出力k及び入力信号Ri, Biの上位信号Rn, Bnを3次元LUT1に入力する。LUT21の出力Gk, Gkを乗算器15に入力し、Gi, Gkを乗算器16に入力し、Gi, Gkを乗算器17に入力する。また、Ri, Biの低位信号r, bを補間係数生成回路2に入力する。3次元LUT1の出力d0, d1, d2, d3, d4, d5, d6, d7を各々乗算器3, 4, 5, 6, 7, 8, 9, 10に入力する。補間係数生成回路2の出力S0, S1, S2, S3を各々乗算器3, 4, 5, 6及び7, 8, 9, 10に入力する。乗算器3, 4, 5, 6の出力を加算回路13に入力し、乗算器7, 8, 9, 10の出力を加算回路14に入力する。加算器16の出力及び加算回路13の出力dsを乗算器11に入力し、乗算器17の出力及び加算回路14の出力dsを乗算器12に入力する。この2つの乗算器11, 12の出力を加算器18に入力する。加算器15の出力及び加算器18の出力を除算器19に入力し、出力の上位8ビット分dを得る。

【0073】動作について説明する。入力信号Ri, Gi, Biを各々8ビットとする。入力信号GiをLUT21に入力する。図2にLUT21の概念図を示す。LUT21は、例えば、入力信号Giが100の場合、格納番号kを5、Gkを79、Gkを123として出力する。他の場合も同様であるが、Giが181以上の場合のみ、Gkを256として出力する。

【0074】R, G, Bを各々8ビットの信号とし、R, G, B各々の信号が等しい白色の場合、これらの信号に対応するL*, a*, b* (C光源を基準白色とする)は表1に示す。a*, b*をR, G, Bが128(50%白色)の場合に固定して、L*のみを0.0, 12.5, 25.0, 37.5, 50.0, 62.5, 75.0, 87.5, 100.0と変化した場合のR, G, Bは各々表2に示す。表2におけるR, G, Bを8ビットに

正規化したものを表3に示す。ただし、L*が0の場合は、R, G, Bを0にする。

【0075】

【表1】

R	G	B	L*	a*	b*
0	0	0	0	0	0
16	16	16	30.094882	-0.013494	0.011022
32	32	32	42.075912	-0.017001	0.013887
48	48	48	50.480323	-0.019461	0.015896
64	64	64	57.171064	-0.021420	0.017496
80	80	80	62.821139	-0.023074	0.018847
96	96	96	67.759959	-0.024520	0.020028
112	112	112	72.176336	-0.025813	0.021084
128	128	128	76.189763	-0.026988	0.022044
144	144	144	79.881218	-0.028068	0.022927
160	160	160	83.308412	-0.029072	0.023746
176	176	176	86.514099	-0.030010	0.024513
192	192	192	89.530935	-0.030893	0.025234
208	208	208	92.384494	-0.031728	0.025916
224	224	224	95.095222	-0.032522	0.026564
240	240	240	97.679754	-0.033279	0.027182
255	255	255	100.000387	-0.033958	0.027737

【0076】

【表2】

L*	R	G	B
0.00	1.024767	-0.667643	0.746957
12.50	3.779754	3.783561	3.777952
25.00	11.255980	11.262314	11.252982
37.50	25.011967	25.020118	25.008109
50.00	46.962621	46.971018	46.958645
62.50	79.022846	79.029056	79.019906
75.00	123.107548	123.108274	123.107205
87.50	181.131634	181.122717	181.135856
100.00	255.010008	254.986427	255.021174

【0077】

【表3】

L*(8bit)	R(8bit)	G(8bit)	B(8bit)
0	0	0	0
32	4	4	4
64	11	11	11
96	25	25	25
128	47	47	47
160	79	79	79
192	123	123	123
224	181	181	181
255	255	255	255

10

20

30

40

50

21

【0078】図1において、格納番号k 及び入力信号R_i, B_iの各々上位3ビット分R_n, B_nを3次元LUT1に入力し、入力信号R_i, G_i, B_iの近傍8点の単位立方格子(R_n, k, B_n), (R_n+D_n, k, B_n), (R_n+D_n, k, B_n+D_n), (R_n, k, B_n+D_n), (R_n, k+D_k, B_n), (R_n+D_n, k+D_k, B_n), (R_n+D_n, k+D_k, B_n+D_n), (R_n, k+D_k, B_n+D_n)に位置する出力信号d₀, d₁, d₂, d₃, d₄, d₅, d₆, d₇を得る。D_nは3次元LUT1の単位立方格子のR軸及びB軸方向の1辺の長さで2⁵である。D_kはLUT21の出力G_{k+1}とG_kの差であり、単位立方格子のG軸方向の1辺の長さである。また、入力信号R_i, B_iの各々下位5*10

$$S_0 = (D_n - r) \times (D_n - b) \quad \dots\dots (26)$$

$$S_1 = r \times (D_n - b) \quad \dots\dots (27)$$

$$S_2 = r \times b \quad \dots\dots (28)$$

$$S_3 = (D_n - r) \times b \quad \dots\dots (29)$$

【0079】図4は補間係数生成回路2の構成を示す図である。図において、22, 23はビット反転回路、24から27は乗算器である。D_nは単位立方格子の1辺の長さであるため、入力信号8ビットのうち上位3ビット分を3次元LUT1に入力する場合、D_n=2⁵となる。したがって、D_n-rはrの全ビットを反転したものになる。同様にD_n-bもbの全ビットを反転したものになる。上述したことを利用すると、ビット反転回路22, 23及び※

$$ds = d_0 S_0 + d_1 S_1 + d_2 S_2 + d_3 S_3 \quad \dots\dots (30)$$

$$ds \blacksquare = d_4 S_0 + d_5 S_1 + d_6 S_2 + d_7 S_3 \quad \dots\dots (31)$$

(30), (31)式では、各格子点の信号に、入力信号R_i, B_iを中心として点対称に位置する面積をそれぞれ補間係数として掛け合わせるにより、RB平面における2つの補間信号を算出している。この2つの補間信★

$$d = \{ds \blacksquare \times g + ds \times (D_k - g)\} / (D_n^2 \times D_k)$$

ただし、gはG_kと入力信号G_iの差であり、加算器17により算出し、D_kは加算器15により算出している。(D_n²×D_k)で除算しているのは、補間係数を1に正規化するためである。ここで、D_n²は2¹⁰となるため、実際には10ビット分析下げすることにより算出できる。式(32)の演算を乗算器11, 12、加算器15, 16, 17, 18、除算器19で実現する。D_k-g及び第1補間信号dsを乗算器11に入力し、g及び第2補間信号ds■を乗算器12に入力する。乗算器11, 12の出力信号を加算器18に入力し、除算器19により加算器18の出力をD_kで除算する。この除算器19の出力の上位8ビット分dを得る。dはd₀, d₁, d₂, d₃, d₄, d₅, d₆, d₇に各々補間係数を乗じて加え合わせ、さらに、補間係数を1に正規化するために下位18ビット分を切り捨てたものである。同様の演算方法によりL*, a*, b*の補間処理を行なう。

【0081】LUT21を上記のように構成すると色変換精度が向上する理由を説明する。RGB色空間からCIE 1976 L*a*b* 均等知覚色空間への変換は非線形変換であり、小容量の3次元LUTと線形補間の組み合わせでは色変換誤差は大きくなる。そのため、出力値L*が等間

22

*ビット分r, bを補間係数生成回路2に入力し、図3に示すような補間係数S₀, S₁, S₂, S₃を得る。図3は、3次元LUT1の単位立方格子の上面(d₄, d₅, d₆, d₇点から成る単位平面)、下面(d₀, d₁, d₂, d₃点から成る単位平面)及び、入力信号G_iのG軸における位置を示したものである。S₀, S₁, S₂, S₃は入力信号R_i, B_iの下位5ビット分のr, bに位置する点を中心として、1辺が2⁵ビットの単位平面を、R軸方向とB軸方向で4分割した場合の4平面に相当する補間係数である。

※乗算器24, 25, 26, 27により、式(26), (27), (28), (29)の演算を実現することができる。

【0080】図1における乗算器3, 4, 5, 6、加算回路13を用いて、第1補間信号dsを算出する。また、乗算器7, 8, 9, 10、加算回路14を用いて、第2補間信号ds■を算出する。それぞれ、算出式は式(30), (31)で表わされる。

★号ds, ds■をさらにG軸で補間することにより、3次元補間を実現する。単位立方格子のG軸方向の1辺の長さをD_kとすると、出力信号dは式(32)のように算出される。

$$\dots\dots (32)$$

隔になるような3次元LUTを用いて線形補間する。しかし、RGBの3軸全てにおいて、出力値L*を等間隔にすると補間係数を正規化するためには除算器が3倍必要となる。除算器の増加は、回路規模を増大させる。また、R, G, B信号の中で、最も画質に影響を与えるのはG信号であるため、G軸方向のみ出力値L*が等間隔になるような3次元LUTを用いて線形補間を行なうことにより、色変換精度を向上させることが可能となる。

【0082】実施例2. 図5は本発明の実施例2による色変換処理装置を示すブロック回路図である。図において、図1と同一部分には同一符号を付し説明を省略する。

【0083】動作について説明する。入力信号R_i, G_i, B_iを各々8ビットとする。入力信号G_iをLUT21に入力する。LUT21の構成は図1とは異なり、その概念図を図6に示す。本実施例は、RGB色空間からCIE 1976 L*a*b* 均等知覚色空間に変換する方法として、G軸方向のみ出力値L*が等間隔になるような3次元LUTを用いて線形補間を行なうものであり、このような3次元LUTを用いるためには、LUT21が必要となる。LUT21は、例えば、入力信号G_iが100の場合、格納番号

23

k■を11、G_{k■}を99、G_{k■,1}を123として出力する。他の場合も同様であるが、G_iが216以上の場合のみ、G_{k■,1}を256として出力する。

【0084】R、G、Bを各々8ビットの信号とし、R、G、B各々の信号が等しい白色の場合、これらの信号に対応するL^{*}, a^{*}, b^{*} (C光源を基準白色とする) は表1のようになる。a^{*}, b^{*}をR、G、Bが128の場合に固定して、L^{*}のみを0.00, 6.25, 12.50, 18.75, 25.00, 31.25, 37.50, 43.75, 50.00, 56.25, 62.50, 68.75, 75.00, 81.25, 87.50, 93.75, 100.00と変化させた場合、R、G、Bは各々表4のようになる。これらを表5のように8ビットに正規化する。ただし、L^{*}が0の場合は、R、G、Bを0にする。

【0085】

【表4】

L [*]	R	G	B
0.00	1.024767	-0.667643	0.746957
6.25	1.816856	1.730466	1.801099
12.50	3.779754	3.783561	3.777952
18.75	6.852579	6.857684	6.850162
25.00	11.255980	11.262314	11.252982
31.25	17.229322	17.236707	17.225827
37.50	25.011967	25.020118	25.008109
43.75	34.843279	34.851803	34.839244
50.00	46.962621	46.971018	46.958645
56.25	61.609355	61.617017	61.605728
62.50	79.022846	79.029056	79.019906
68.75	99.442456	99.446390	99.440594
75.00	123.107548	123.108274	123.107205
81.25	150.257487	150.253965	150.259155
87.50	181.131634	181.122717	181.135856
93.75	215.969353	215.953786	215.976725
100.00	255.010008	254.986427	255.021174

【0086】

【表5】

$$d = \{ds \times g + ds \times (D_k - g)\} / (Dn^2 \times D_k)$$

)

ただし、gはG_{k■}と入力信号G_iの差であり、(Dn²×D_{k■})で割っているのは、補間係数を1に正規化するためである。また、Dn²は2¹⁰となるため、実際には10ビット分桁下げすることにより算出できる。

【0088】NTSC方式では、ビデオカメラなどの画像入力機器から得られるレッド、グリーン、ブルーの原色信号をそのまま送信せずに、原色信号を輝度信号と色差信号の形に変換し、色差信号を輝度信号に多重して送信している。色差信号の帯域幅は、人間の目が小さい面積で※

$$Y = 0.30G + 0.59G + 0.11B$$

式(34)からも明らかなように輝度信号Yにはグリー

24

L [*] (8bit)	R(8bit)	G(8bit)	B(8bit)
0	0	0	0
16	2	2	2
32	4	4	4
48	7	7	7
64	11	11	11
80	17	17	17
96	25	25	25
112	35	35	35
128	47	47	47
144	62	62	62
160	79	79	79
176	99	99	99
192	123	123	123
208	150	150	150
224	181	181	181
240	216	216	216
255	255	255	255

20 * 【0087】図5において、格納番号k■及び入力信号R_i, B_iの各々上位3ビット分R_n, B_nを3次元LUT1に入力し、入力信号R_i, G_i, B_iの近傍8点の単位立方格子(R_n, k■, B_n), (R_n+D_n, k■, B_n), (R_n+D_n, k■, B_n+D_n), (R_n, k■, B_n+D_n), (R_n, k■+D_{k■}, B_n), (R_n+D_n, k■+D_{k■}, B_n), (R_n+D_n, k■+D_{k■}, B_n+D_n), (R_n, k■+D_{k■}, B_n+D_n)に位置する出力信号d₀, d₁, d₂, d₃, d₄, d₅, d₆, d₇を得る。D_nは3次元LUT1の単位立方格子のR軸及びB軸方向の1辺の長さで2⁸である。D_{k■}はLUT21の出力G_{k■,1}とG_{k■}の差であり、単位立方格子のG軸方向の1辺の長さである。

30 また、入力信号R_i, B_iの各々下位5ビット分r, bを補間係数生成回路2に入力し、図7に示すような補間係数S₀, S₁, S₂, S₃を得る。実施例1の式(30), (31)で示したように、d₀, d₁, d₂, d₃, d₄, d₅, d₆, d₇とS₀, S₁, S₂, S₃から第1補間信号dsと第2補間信号ds■を算出する。この2つの補間信号ds, ds■を式(33)で示すように、さらにG軸で補間することにより、3次元補間を実現する。

$$\dots\dots (33)$$

※は色の識別ができなくなるという性質をもっていることから、輝度信号に比べて帯域幅を狭くし、伝送する情報量を圧縮している。このように、映像情報を明度情報と狭帯域の色差情報に分離した形で伝送し、情報量を圧縮することは一般的である。

【0089】NTSC方式では、レッド信号をR、グリーン信号をG、ブルー信号をBとすると、輝度信号Yは式(34)のように示される。

$$\dots\dots (34)$$

ンの成分が最も多く含まれ、原色信号の中では最も重要

な成分である。

【0090】本実施例においては、図8に示すように、3次元LUT1の単位立方格子の形状は立方体ではなく、G軸方向の長さが不均等な直方体となる。本実施例のようにレッド、グリーン、ブルーの中で、人間の視覚特性上、最も重要な要素であるグリーン方向の変換値を多くすることにより、3次元LUTの容量に対する色変換精度を高めることが可能となる。

【0091】実施例3. 図9は本発明の実施例3による色変換処理装置を示すブロック回路図である。図において、図1と同一部分には同一符号を付し説明を省略する。

【0092】動作について説明する。入力信号Yi, Ri-Yi, Bi-Yiを各々8ビットとする。入力信号YiをLUT21に入力する。LUT21の構成は図1とは異なり、その概念図を図10に示す。本実施例は、輝度信号Y、R-Y色差信号、B-Y色差信号で表わされる3次元色空間からCIE 1976 L*a*b* 均等知覚色空間に変換する方法として、Y軸方向のみ出力値Lが等間隔になるような3次元LUTを用いて線形補間を行なうものであり、この

$$d = \{ds \times y + ds \times (D_k - y)\} / (D_n^2 \times D_k)$$

)

ただし、yはY_kと入力信号Yiの差であり、(D_n²×D_k)で割っているのは、補間係数を1に正規化するためである。また、D_n²は2¹⁰となるため、実際には10ビット分析下げすることにより算出できる。

【0094】NTSC方式では、ビデオカメラなどの画像入力機器から得られるレッド、グリーン、ブルーの原色信号をそのまま送信せずに、原色信号を輝度信号と色差信号の形に変換し、色差信号を輝度信号に多重して送信している。これは、白黒テレビでもカラーテレビ信号を受信できるようにするためである。色差信号の帯域幅は、人間の目が小さい面積では色の識別ができなくなるという性質をもっていることから、輝度信号に比べて帯域幅を狭くし、伝送する情報量を圧縮している。このように、映像情報を明度情報と色差情報に分離した形で伝送し、情報量を圧縮することは一般的である。本発明は、このような明度信号と異なる2種類の色差信号で表わされる3次元色空間を他の3次元色空間に変換する場合に用いる。

【0095】本実施例においては、図12に示すように、3次元LUT1の単位立方格子の形状は立方体ではなく、Y軸方向の長さが不均等な直方体となる。このように輝度信号、R-Y色差信号、B-Y色差信号の中で、人間の視覚特性上、重要な要素である明度方向の変換値を多くすることにより、3次元LUTの容量に対する色変換精度を高めることが可能となる。

【0096】実施例4. 本発明の実施例4による色変換

* 場合、格納番号k₁を11、Y_kを99、Y_{k-1}を123として出力する。他の場合も同様であるが、Yiが216以上の場合のみ、Y_{k-1}を256として出力する。

【0093】図9において、格納番号k₁及び入力信号Ri-Yi, Bi-Yiの各々上位3ビット分R_n, B_nを3次元LUT1に入力し、入力信号Yi, Ri-Yi, Bi-Yiの近傍8点の単位立方格子 (R_n, k₁, B_n), (R_n+D_n, k₁, B_n), (R_n+D_n, k₁, B_n+D_n), (R_n, k₁, B_n+D_n), (R_n, k₁+D_k, B_n), (R_n+D_n, k₁+D_k, B_n+D_n), (R_n, k₁+D_k, B_n+D_n)

に位置する出力信号 d₀, d₁, d₂, d₃, d₄, d₅, d₆, d₇を得る。D_nは3次元LUT1の単位立方格子のR-Y軸及びB-Y軸方向の1辺の長さで2⁸である。D_k' はLUT21の出力Y_{k-1}' とY_k' の差であり、単位立方格子のY軸方向の1辺の長さである。また、入力信号Ri-Yi, Bi-Yiの各々下位5ビット分r, bを補間係数生成回路2に入力し、図11に示すような補間係数S₀, S₁, S₂, S₃を得る。実施例1の式(30), (31)で示したように、d₀, d₁, d₂, d₃, d₄, d₅, d₆, d₇とS₀, S₁, S₂, S₃から第1補間信号dsと第2補間信号ds₁を算出する。この2つの補間信号ds, ds₁を式(35)で示すように、さらにY軸で補間することにより、3次元補間を実現する。

$$\dots\dots (35)$$

処理装置の構成は、図1と同様であり、補間係数生成回路2における信号処理が異なる。

【0097】動作について説明する。入力信号Ri, Gi, Biを各々8ビットとする。入力信号GiをLUT21に入力し、k, G_k, G_{k-1}を得る。格納番号k₁及び入力信号Ri, Biの各々上位3ビット分R_n, B_nを3次元LUT1に入力し、入力信号Ri, Gi, Biの近傍8点の単位立方格子 (R_n, k, B_n), (R_n+D_n, k, B_n), (R_n+D_n, k, B_n+D_n), (R_n, k, B_n+D_n), (R_n, k+D_k, B_n), (R_n+D_n, k+D_k, B_n), (R_n+D_n, k+D_k, B_n+D_n), (R_n, k+D_k, B_n+D_n) に位置する出力信号d₀, d₁, d₂, d₃, d₄, d₅, d₆, d₇を得る。また、入力信号Ri, Biの各々下位5ビット分r, bを補間係数生成回路2に入力し、図3に示すような補間係数S₀, S₁, S₂, S₃を得る。

【0098】図13は本実施例における補間係数生成回路2の構成を示す図である。28, 29, 30, 31は乗算回路であり、32, 33はビット反転回路である。乗算回路28, 29, 30, 31は入力r, bに対して、式(26), (27), (28), (29)に示すS₀, S₁, S₂, S₃を出力する。入力r, bは共に5ビット、出力S₀, S₁, S₂, S₃は10ビットであるから、乗算回路28, 29, 30, 31をLUTで構成すると総容量は40kビットとなる。この容量では、乗算器4つを用いる方が回路規模は小さい。そこで、入力信号を上位信号と下位信号に分割して掛け算することによりLUTの縮小を行なう。式(36), (37)に示すように、入力r, bを上位信号r_u, b_uと下位信号r_l, b_lに分けると、S₂は式(3

27

8) のように表わされる。

$$r = r_h \times 2^k + r_l$$

$$b = b_h \times 2^k + b_l$$

$$S_2 = r \times b$$

$$= r_h b_h \times 2^{2k} + (r_h b_l + r_l b_h) \times 2^k + r_l b_l$$

r, bは各々5ビットの信号であるから、Kを3として、r, bを上位2ビットと下位3ビットに分割する。その結果、入力3ビット、出力6ビットのLUTが16個必要となるが、容量は6kビットに縮小できる。式(38)からも明らかなように、加算器が全部で12個必要となるが、回路規模は乗算器4つを用いるよりも小さくなる。

【0099】図14は式(38)を実現する乗算回路30の構成を示す図である。図において、34から37は入力3ビットに対して6ビットの乗算結果を出力するLUT、38, 39, 40は加算器、41は6ビットシフト回路、42は3ビットシフト回路である。LUT34, 35, 36, 37により、 $r_h b_h, r_l b_h, r_h b_l, r_l b_l$ を算出する。加算器38により、 $r_l b_h + r_h b_l$ を算出し、6ビットシフト回路41により $r_h b_h$ を6ビット分析上げて、3ビットシフト回路42により $r_l b_h + r_h b_l$ を3ビット分析上げて、これらの信号を加算器39, 40により加算して、 S_2 を算出する。乗算回路28, 29, 31も同様な回路構成で構成できる。

【0100】図1において、補間係数生成回路2の出力 S_0, S_1, S_2, S_3 を、それぞれ乗算器3, 4, 5, 6及び乗算器7, 8, 9, 10に入力し、これらの乗算器の出力*

$$S_0 = (Dn - r) \times (Dn - b)$$

$$= Dn^2 - (r + b) \times Dn + S_2$$

$$S_1 = r \times (Dn - b)$$

$$= r \times Dn - S_2$$

$$S_3 = (Dn - r) \times b$$

$$= b \times Dn - S_2$$

【0103】図15は本実施例における補間係数生成回路2の構成を示す図である。図において、43, 44, 45は5ビットシフト回路、46から50は加算器である。乗算回路30により補間係数 S_2 を算出する。rを5ビットシフト回路43に入力して、出力 $r \times 2^5$ を得、加算器46により $r \times 2^5$ から S_2 を減じて補間係数 S_1 を得る。同様に5ビットシフト回路44と加算器47により補間係数 S_3 を得る。また、rとbを加算器50により加算したものを5ビットシフト回路45に入力し、 $(r + b) \times 2^5$ を得、 2^{10} と S_2 を加算器48により加算し、加算器49により、この加算器48の出力から $(r + b) \times 2^5$ を減じて補間係数 S_0 を得る。乗算器4つを使用する場合に比べて、上記のような演算方法では、補間係数生成回路2を総容量1.5 kビットのLUTと、加算器8個で実現でき、回路規模を縮小することが可能となる。

【0104】図1において、補間係数生成回路2の出力 S_0, S_1, S_2, S_3 を、それぞれ乗算器3, 4, 5, 6及び乗

28

$$\dots\dots (36)$$

$$\dots\dots (37)$$

$$\dots\dots (38)$$

を、それぞれ加算回路13, 14に入力して、第1補間信号 ds 及び第2補間信号 ds を算出する。この2つの補間信号を、式(32)に示すようにG軸で補間することにより3次元補間を行ない、出力信号dを得る。同様の演算方法により L^, a^*, b^* それぞれの補間処理を行なう。

【0101】実施例5. 本発明の実施例5による色変換処理装置の構成は、図1と同様であり、補間係数生成回路2における信号処理が異なる。

【0102】動作について説明する。入力信号 R_i, G_i, B_i を各々8ビットとする。入力信号 G_i をLUT21に入力し、 k, G_k, G_{k+1} を得る。格納番号k及び入力信号 R_i, B_i の各々上位3ビット分 R_n, B_n を3次元LUT1に入力し、入力信号 R_i, G_i, B_i の近傍8点の単位立方格子に位置する出力信号 $d_0, d_1, d_2, d_3, d_4, d_5, d_6, d_7$ を得る。また、入力信号 R_i, B_i の各々下位5ビット分r, bを補間係数生成回路2に入力し、図3に示すような補間係数 S_0, S_1, S_2, S_3 を得る。式(28)で算出される補間係数 S_2 だけを乗算回路30から得、他の補間係数 S_0, S_1, S_3 は式(39), (40), (41)に示すように S_2 を用いて算出する。 Dn は 2^5 であるため、式(39), (40), (41)は加算器とビットシフト回路の組み合わせで実現できる。

$$\dots\dots (39)$$

$$\dots\dots (40)$$

$$\dots\dots (41)$$

算器7, 8, 9, 10に入力し、これらの乗算器の出力を、それぞれ加算回路13, 14に入力して、第1補間信号 ds 及び第2補間信号 ds を算出する。この2つの補間信号を、式(32)に示すようにG軸で補間することにより3次元補間を行ない、出力信号dを得る。同様の演算方法により L^*, a^*, b^* それぞれの補間処理を行なう。

【0105】実施例6. 図16は本発明の実施例6による色逆変換処理装置を示すブロック回路図である。図において、51は変換値を10ビットに拡張した3次元LUT、52は補間係数生成回路、53から62は乗算器、63, 64は加算回路、65から68は加算器、69は除算器、71はLUTである。

【0106】入力信号 Li^* をLUT71に入力して、LUT71の出力 h 及び入力信号 ai^*, bi^* の上位信号 a_n^*, b_n^* を3次元LUT51に入力する。上記LUT71の出力 L_k^*, L_{k+1}^* を加算器65を入力し、 Li^*, L_{k+1}^* を加算器66に入力し、 Li^*, L_k^* を加算器67に入力す

50

る。また、 ai^* , bi^* の下位信号 a^* , b^* を補間係数生成回路 52 に入力する。3 次元 LUT 51 の出力 $p_0, p_1, p_2, p_3, p_4, p_5, p_6, p_7$ を各々乗算器 53, 54, 55, 56, 57, 58, 59, 60 に入力する。補間係数生成回路 52 の出力 T_0, T_1, T_2, T_3 を各々乗算器 53, 54, 55, 56 及び 57, 58, 59, 60 に入力する。乗算器 53, 54, 55, 56 の出力を加算回路 63 に入力し、乗算器 57, 58, 59, 60 の出力を加算回路 64 に入力する。加算器 66 の出力及び加算回路 63 の出力 pt を乗算器 61 に入力し、加算器 67 の出力及び加算回路 64 の出力 pt を乗算器 62 に入力する。この 2 つの乗算器 61, 62 の出力を加算器 68 に入力する。加算器 65 の出力及び加算器 68 の出力を除算器 69 に入力し、出力の上位 8 ビット分 p を得る。

【0107】動作について説明する。入力信号 Li^* , ai^* , bi^* を各々 8 ビットとする。入力信号 Li^* を LUT 71 に入力する。図 17 に LUT 71 の概念図を示す。LUT 71 は、例えば、入力信号 Li^* が 200 の場合、格納番号 h を 4、 L_h^* を 195、 L_{h+1}^* を 213 として出力する。他の場合も同様であるが、 Li^* が 243 以上の場合のみ、 L_{h+1}^* を 256 として出力する。

【0108】 R, G, B を各々 8 ビットの信号とし、 R, G, B 各々の信号が等しい白色の場合、これらの信号に対応する L^*, a^*, b^* (C 光源を基準白色とする) は表 1 のようになる。この L^* を表 6 のように 8 ビットに正規化する。

【0109】

【表 6】

L^*	$L^*(8bit)$
0	0
42.075912	108
57.171064	146
67.759959	173
76.189763	195
83.308412	213
89.530935	229
95.095222	243
100.000387	255

$$T_0 = (Dn - a^*) \times (Dn - b^*) \quad \dots (42)$$

$$T_1 = a^* \times (Dn - b^*) \quad \dots (43)$$

$$T_2 = a^* \times b^* \quad \dots (44)$$

$$T_3 = (Dn - a^*) \times b^* \quad \dots (45)$$

【0111】図 19 は補間係数生成回路 52 の構成を示す図である。図において、72, 73 はビット反転回路、74 から 77 は乗算器である。 Dn は単位立方格子の 1 辺の長さであるため、入力信号 8 ビットのうち上位 3 ビット分を 3 次元 LUT 51 に入力する場合、 $Dn = 2^3$ となる。したがって、 $Dn - a^*$ は a^* の全ビットを反転したものになる。同様に $Dn - b^*$ も b^* の全ビットを反転したもの

* 【0110】図 16 において、格納番号 h 及び入力信号 ai^* , bi^* の各々上位 3 ビット分 an^* , bn^* を 3 次元 LUT 51 に入力し、入力信号 Li^* , ai^* , bi^* の近傍 8 点の単位立方格子 (h, an^*, bn^*) , $(h, an^* + Dn, bn^*)$, $(h, an^* + Dn, bn^* + Dn)$, $(h, an^*, bn^* + Dn)$, $(h + Dn, an^*, bn^*)$, $(h + Dn, an^* + Dn, bn^*)$, $(h + Dn, an^* + Dn, bn^* + Dn)$, $(h + Dn, an^*, bn^* + Dn)$ に位置する出力信号 $p_0, p_1, p_2, p_3, p_4, p_5, p_6, p_7$ を得る。 Dn は 3 次元 LUT 51 の単位立方格子の a^* 軸及び b^* 軸方向の 1 辺の長さで 2^3 である。 D_h は LUT 71 の出力 L_{h+1}^* と L_h^* の差であり、単位立方格子の L^* 軸方向の 1 辺の長さである。また、入力信号 ai^* , bi^* の各々下位 5 ビット分 r, b を補間係数生成回路 52 に入力し、図 18 に示すような補間係数 T_0, T_1, T_2, T_3 を得る。図 18 は、3 次元 LUT 51 の単位立方格子の上面 (p_4, p_5, p_6, p_7 点から成る単位平面)、下面 (p_0, p_1, p_2, p_3 点から成る単位平面) 及び、入力信号 Li^* の L^* 軸における位置を示したものである。 T_0, T_1, T_2, T_3 は入力信号 ai^* , bi^* の下位 5 ビット分の a^*, b^* に位置する点を中心として、1 辺が 2^5 ビットの単位平面を、 a^* 軸方向と b^* 軸方向で 4 分割した場合の 4 平面に相当する補間係数である。

になる。上述したことを利用すると、ビット反転回路 72, 73 及び乗算器 74, 75, 76, 77 により、式 (42), (43), (44), (45) の演算を実現することができる。

【0112】図 16 における乗算器 53, 54, 55, 56、加算回路 63 を用いて、第 1 補間信号 pt を算出する。また、乗算器 57, 58, 59, 60、加算回路 6

31

4を用いて、第2補間信号 pt_{\blacksquare} を算出する。それぞ

$$pt = p_0T_0 + p_1T_1 + p_2T_2 + p_3T_3$$

$$pt_{\blacksquare} = p_4T_0 + p_5T_1 + p_6T_2 + p_7T_3$$

(46), (47)式では、各格子点の信号に、入力信号 ai^*, bi^* を中心として点対称に位置する面積をそれぞれ補間係数として掛け合わせるにより、 a^*, b^* 平面における2つの補間信号を算出している。この2つの補

$$p = \{pt_{\blacksquare} \times l^* + pt \times (D_b - l^*)\} / (Dn^2 \times D_b)$$

【0113】ただし、 l^* は L_b^* と入力信号 Li^* の差であり、加算器67により算出し、 D_b は加算器65により算出している。 $(Dn^2 \times D_b)$ で除算しているのは、補間係数を1に正規化するためである。ここで、 Dn^2 は 2^{10} となるため、実際には10ビット分析下げすることにより算出できる。式(48)の演算を乗算器61, 62、加算器65, 66, 67, 68、除算器69で実現する。 $D_b - l^*$ 及び第1補間信号 pt を乗算器61に入力し、 l^* 及び第2補間信号 pt_{\blacksquare} を乗算器62に入力する。乗算器61, 62の出力信号を加算器68に入力し、除算器69により加算器68の出力を D_b で除算する。この除算器69の出力の上位8ビット分 p を得る。 p は $p_0, p_1, p_2, p_3, p_4, p_5, p_6, p_7$ に各々補間係数を乗じて加え合わせ、さらに、補間係数を1に正規化するために下位18ビット分を切り捨てたものである。同様の演算方法により R, G, B の補間処理を行なう。

【0114】逆変換は正変換されたCIE 1976 $L^*a^*b^*$ 均等知覚色空間を元のRGB色空間に戻す必要があり、元のRGB色空間を完全に含む逆変換用の3次元LUTを必要とする。そのため、逆変換用の3次元LUT中には負の R, G, B (実際には存在しない虚色)や、最大値をこえた R, G, B が含まれる。入力値に対する3次元LUTの格子点数が十分多い場合には、このような元のRGB色空間に存在しない色への変換値はどのような値であっても色変換精度には大きな影響は与えないため、負の R, G, B は0に、最大値をこえた R, G, B は最大値に丸めるなどの方法が用いられる。しかし、入力値に対する3次元LUTの格子点数が少なく、単純に線形補間を行なう場合には、元のRGB色空間に存在しない色への変換値を0や最大値に丸めると色変換精度に大きな影響を与える。

【0115】例えば、8ビットの L^*, a^*, b^* を8ビットの R, G, B に逆変換する場合を考える。33³個の格子点を持ち、各格子点の変換値を0と255(最大値)で8ビットに丸めた3次元LUTと線形補間を併用して逆変換すると色変換精度の劣化は少ないが、5³個の格子点の場合では色変換精度は著しく劣化する。このような色変換精度の劣化は、補間に用いる数個の変換値が元のRGB色空間に存在する点と元のRGB色空間に存在しない点が混在する場合に生ずる。これは、0から255の値で丸められた変換値を用いて線形補間するためであり、本来得られるべき値と補間値とに誤差が生ずることが起因してい★50

32

れ、算出式は式(46), (47)で表わされる。

$$\dots\dots (46)$$

$$\dots\dots (47)$$

※間信号 pt, pt_{\blacksquare} をさらに L^* 軸で補間することにより、3次元補間を実現する。単位立方格子の1辺の長さを D_b とすると、出力信号 p は式(48)のように算出される。

$$\dots\dots (48)$$

★る。3次元LUTの格子点数が十分多い場合には、このような誤差が生ずる可能性も低く、誤差自体も小さくなり問題は少ない。しかし、回路規模を縮小するために格子点数を少なくした場合には誤差が生ずる可能性が高くなり、誤差自体も大きくなり問題となる。

【0116】本発明では負の R, G, B (実際には存在しない虚色)や、最大値をこえた R, G, B を変換値として3次元LUTに記憶させることにより、線形補間による色変換精度の向上を図る。例えば、変換値を10ビットに拡張して、-512から+511までの値を3次元LUTに記憶させることにより、色変換精度を向上させることが可能となる。

【0117】実施例7. 本発明の実施例7による色逆変換処理装置の構成は、図16と同様であり、補間係数生成回路52における信号処理が異なる。

【0118】動作について説明する。入力信号 Li^*, ai^*, bi^* を各々8ビットとする。入力信号 Li^* をLUT71に入力し、 $h, L_b^*, L_{a^*}^*, L_{b^*}^*$ を得る。格納番号 h 及び入力信号 ai^*, bi^* の各々上位3ビット分 an^*, bn^* を3次元LUT51に入力し、入力信号 Li^*, ai^*, bi^* の近傍8点の単位立方格子 $(h, an^*, bn^*), (h, an^* + Dn, bn^*), (h, an^* + Dn, bn^* + Dn), (h, an^*, bn^* + Dn), (h + D_b, an^*, bn^*), (h + D_b, an^* + Dn, bn^*), (h + D_b, an^* + Dn, bn^* + Dn), (h + D_b, an^*, bn^* + Dn)$ に位置する出力信号 $p_0, p_1, p_2, p_3, p_4, p_5, p_6, p_7$ を得る。また、入力信号 ai^*, bi^* の各々下位5ビット分 a^*, b^* を補間係数生成回路52に入力し、図18に示すような補間係数 T_0, T_1, T_2, T_3 を得る。

【0119】図20は本実施例における補間係数生成回路52の構成を示す図である。78, 79, 80, 81は乗算回路であり、82, 83はビット反転回路である。乗算回路78, 79, 80, 81は入力 a^*, b^* に対して、式(42), (43), (44), (45)に示す T_0, T_1, T_2, T_3 を出力する。入力 a^*, b^* は共に5ビット、出力 T_0, T_1, T_2, T_3 は10ビットであるから、乗算回路78, 79, 80, 81をLUTで構成すると総容量は40kビットとなる。この容量では、乗算器4つを用いる方が回路規模は小さい。そこで、入力信号を上位信号と下位信号に分割して掛け算することによりLUTの縮小を行なう。式(49), (50)に示すように、入力 a^*, b^* を上位信号 a_u^*, b_u^* と下位信号 a_l^*, b_l^* とに分けると、 T_2 は式(51)のように表わされる。

33

$$a^* = a_6^* \times 2^k + a_1^*$$

$$b^* = b_6^* \times 2^k + b_1^*$$

$$T_2 = a^* \times b^*$$

$$= a_6^* b_6^* \times 2^{2k} + (a_6^* b_1^* + a_1^* b_6^*) \times 2^k + a_1^* b_1^*$$

a^*, b^* は各々 5 ビットの信号であるから、 K を 3 とし、 a^*, b^* を上位 2 ビットと下位 3 ビットに分割する。その結果、入力 3 ビット、出力 6 ビットの LUT が 16 個必要となるが、容量は 6k ビットに縮小できる。式 (51) から明らかなように、加算器が全部で 12 個必要となるが、回路規模は乗算器 4 つを用いるよりも小

【0120】図 21 は式 (51) を実現する乗算回路 80 の構成である。図において、84 から 87 は入力 3 ビットに対して 6 ビットの乗算結果を出力する LUT、88, 89, 90 は加算器、91 は 6 ビットシフト回路、92 は 3 ビットシフト回路である。LUT 84, 85, 86, 87 により、 $a_6^* b_6^*, a_6^* b_1^*, a_1^* b_6^*, a_1^* b_1^*$ を算出する。加算器 88 により、 $a_6^* b_1^* + a_1^* b_6^*$ を算出し、6 ビットシフト回路 91 により $a_6^* b_6^*$ を 6 ビット分析上げて、3 ビットシフト回路 92 により $a_1^* b_6^* + a_1^* b_1^*$ を 3 ビット分析上げて、これらの信号を加算器 89, 90 により加算して、 T_2 を算出する。乗算回路 78, 79, 81 も同様な回路構成で構成できる。

【0121】図 16 において、補間係数生成回路 52 の出力 T_0, T_1, T_2, T_3 を、それぞれ乗算器 53, 54, 55, 56 及び乗算器 57, 58, 59, 60 に入力し、これらの乗算器の出力を、それぞれ加算回路 63, 64 *

$$T_0 = (Dn - a^*) \times (Dn - b^*)$$

$$= Dn^2 - (a^* + b^*) \times Dn + T_2$$

$$T_1 = a^* \times (Dn - b^*)$$

$$= a^* \times Dn - T_2$$

$$T_3 = (Dn - a^*) \times b^*$$

$$= b^* \times Dn - T_2$$

【0124】図 22 は本実施例における補間係数生成回路 52 の構成を示す図である。図において、93, 94, 95 は 5 ビットシフト回路、96 から 100 は加算器である。乗算回路 80 により補間係数 T_2 を算出する。 a^* を 5 ビットシフト回路 93 に入力して、出力 $a^* \times 2^5$ を得、加算器 96 により $a^* \times 2^5$ から T_2 を減じて補間係数 T_1 を得る。同様に 5 ビットシフト回路 94 と加算器 97 により補間係数 T_3 を得る。また、 a^* と b^* を加算器 100 により加算したものを 5 ビットシフト回路 95 に入力し、 $(a^* + b^*) \times 2^5$ を得、 2^{10} と T_2 を加算器 98 により加算し、加算器 99 により、この加算器 98 の出力から $(a^* + b^*) \times 2^5$ を減じて補間係数 T_0 を得る。乗算器 4 つを使用する場合に比べて、上記のような演算方法では、補間係数生成回路 52 を総容量 1.5k ビットの LUT と、加算器 8 個で実現でき、回路規模を縮小することが可能となる。

【0125】図 16 において、補間係数生成回路 52 の

34

$$\cdots \cdots (49)$$

$$\cdots \cdots (50)$$

$$\cdots \cdots (51)$$

* に入力して、第 1 補間信号 pt 及び第 2 補間信号 pt を算出する。この 2 つの補間信号を、式 (48) に示すように L 軸で補間することにより 3 次元補間を行ない、出力信号 p を得る。同様の演算方法により R, G, B それぞれの補間処理を行なう。

【0122】実施例 8. 本発明の実施例 8 による色逆変換処理装置の構成は、図 16 と同様であり、補間係数生成回路 52 における信号処理が異なる。

【0123】動作について説明する。入力信号 Li^*, ai^*, bi^* を各々 8 ビットとする。入力信号 Li^* を LUT 71 に入力し、 h, L_4^*, L_{4-1}^* を得る。格納番号 h 及び入力信号 ai^*, bi^* の各々上位 3 ビット分 an^*, bn^* を 3 次元 LUT 51 に入力し、入力信号 Li^*, ai^*, bi^* の近傍 8 点の単位立方格子に位置する出力信号 $p_0, p_1, p_2, p_3, p_4, p_5, p_6, p_7$ を得る。また、入力信号 ai^*, bi^* の各々下位 5 ビット分 a^*, b^* を補間係数生成回路 52 に入力し、図 18 に示すような補間係数 T_0, T_1, T_2, T_3 を得る。式 (44) で算出される補間係数 T_2 だけを乗算回路 80 から得、他の補間係数 T_0, T_1, T_3 は式 (52), (53), (54) に示すように T_2 を用いて算出する。 Dn は 2^5 であるため、式 (52), (53), (54) は加算器とビットシフト回路の組み合わせで実現できる。

$$\cdots \cdots (52)$$

$$\cdots \cdots (53)$$

$$\cdots \cdots (54)$$

出力 T_0, T_1, T_2, T_3 を、それぞれ乗算器 53, 54, 55, 56 及び乗算器 57, 58, 59, 60 に入力し、これらの乗算器の出力を、それぞれ加算回路 63, 64 に入力して、第 1 補間信号 pt 及び第 2 補間信号 pt を算出する。この 2 つの補間信号を、式 (48) に示すように L 軸で補間することにより 3 次元補間を行ない、出力信号 p を得る。同様の演算方法により R, G, B それぞれの補間処理を行なう。

【0126】実施例 9. 図 23 は本発明の実施例 9 による色逆変換処理装置を示すブロック回路図である。図において、図 16 と同一部分には同一符号を付し、説明を省略する。101 は L 軸用 LUT、102 は a 軸用 LUT、103 は b 軸用 LUT であり、3 次元 LUT 51 の構成が図 16 とは異なる。

【0127】動作について説明する。入力信号 Li^*, ai^*, bi^* を各々 8 ビットとする。入力信号 Li^* を LUT 71 に入力する。LUT 71 の概念図を図 24 に示す。LUT

T71は、例えば、入力信号 L_i^* が200の場合、格納番号 h^* を8、 L_h^* を195、 L_{h+1}^* を204として出力する。他の場合も同様であるが、 L_i^* が250以上の場合のみ、 L_{h+1}^* を256として出力する。

【0128】R、G、Bを各々8ビットの信号とし、R、G、B各々の信号が等しい白色の場合、これらの信号に対応する L^* 、 a^* 、 b^* （C光源を基準白色とする）は表1のようになる。この L^* を表7のように8ビットに正規化する。

【0129】

【表7】

L^*	$L^*(8bit)$
0	0
30.094882	77
42.075912	108
50.480323	129
57.171064	146
62.821139	161
67.759959	173
72.176336	185
76.189763	195
79.881218	204
83.308412	213
86.514099	221
89.530935	229
92.384494	237
95.095222	243
97.679754	250
100.000387	255

【0130】入力信号 L_i^* をLUT71に入力し、LUT71の出力 h^* を得る。格納番号 h^* 、入力信号 a_i^* 、 b_i^* を各々L軸用LUT101、a軸用LUT102、b軸用LUT103に入力し、出力 h^* 、 a_i^* 、 b_i^* を得る。この出力信号 h^* 、 a_i^* 、 b_i^* を3次元LUT51に入力する。LUT71の出力 L_h^* 、 L_{h+1}^* を加算器65を入力し、 L_i^* 、 L_{h+1}^* を加算器66に入力し、 L_i^* 、 L_h^* を加算器67に入力する。また、 a_i^* 、 b_i^* の下位信号 a^* 、 b^* を補間係数生成回路52に入力する。3次元LUT51の出力 p_0 、 p_1 、 p_2 、 p_3 、 p_4 、 p_5 、 p_6 、 p_7 を各々乗算器53、54、55、56、57、58、59、60に入力する。補間係数生成回路52の出力 T_0 、 T_1 、 T_2 、 T_3 を各々乗算器53、54、55、56及び57、58、59、60に入力する。乗算器53、54、55、56の出力を加算回路63に入力し、乗算器57、58、59、60の出力を加算回路64に入力する。加算器66の出力及び加算回路63の出力 p_t を乗算器61に入力し、加算器67の出力及び加算回路64の出力 p_t を乗算器62に入力する。この2つの乗算器61、62の出力を加算器68に入力する。加算器65の出力及び加

算器68の出力を除算器69に入力し、出力の上位8ビット分 p を得る。

【0131】逆変換は正変換されたCIE 1976 $L^*a^*b^*$ 均等知覚色空間を元のRGB色空間に戻す必要があり、元のRGB色空間を完全に含む逆変換用の3次元LUTを必要とする。そのため、この逆変換用の3次元LUTの変換値には負のR、G、B（実際には存在しない虚色）や、最大値をこえたR、G、Bが含まれる。

【0132】例えば、元のNTSC方式のRGB色空間に対する L^* 、 a^* 、 b^* の各々最大値から最小値を入力とする3次元LUTを考える。 a^* 軸、 b^* 軸の最小値から最大値までの格子点数を33個に均等に分割し、 L^* 軸の最小値から最大値までの格子点数を出力値が均等になるように33個に分割すると、3次元LUTの全格子点数は35937点になるが、元のNTSC方式のRGB色空間に戻る格子点数は10237点である。残りの25700点は負のR、G、Bか最大値をこえたR、G、Bを出力する点である。

【0133】このような元のNTSC方式のRGB色空間に存在しない部分の変換値は直接使用されることはなく、入力値に対する3次元LUTの格子点数が十分多い場合には、補間に使用される可能性も非常に低くなる。したがって、負のR、G、B、最大値をこえたR、G、Bが含まれる部分の格子点数だけを少なくしても色変換精度は大して低下しないといえる。このような元のNTSC方式のRGB色空間に存在しない色は L^* 、 a^* 、 b^* が各々最大値または最小値に近い部分に多く存在し、これらの領域の格子点数だけを減らして線形補間により出力値を算出することにより、3次元LUTの容量に対する色変換精度を向上させることが可能となる。

【0134】図23において、入力信号 h^* 、 a_i^* 、 b_i^* を各々L軸用LUT101、a軸用LUT102、b軸用LUT103に入力する。L軸用LUT101は、入力信号 h^* （入力が0, 2, 4, 5, 6, 7, 8, 9, 10, 11, 12, 14毎に、出力を0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11とする）を h^* にして3次元LUT51に入力する。a軸用LUT102、b軸用LUT103は、各々の入力信号が0から63の間及び192から255の間の場合は入力信号を32毎に、また入力信号が64から191の間の場合は入力信号を16毎に分割した場合の先頭からの順番を出力する。つまり、入力信号 a_i^* 、 b_i^* （入力が0, 32, 64, 80, 96, 112, 128, 144, 160, 176, 192, 224毎に、出力を0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11とする）を a_i^* 、 b_i^* にして3次元LUT51に入力する。このように、3次元LUT51の端部の格子点数を中心部よりも少なくする。

【0135】CIE 1976 $L^*a^*b^*$ 均等知覚色空間から元のNTSC方式のRGB色空間に逆変換する3次元LUT51の概念図を図25に示す。この図25における3次元LUT51の a^* 、 b^* 平面の中央部の単位立方格子の1辺は 2^4 、端部の単位立方格子の1辺は 2^3 であり、中央部の変換値を多く、端部の変換値を少なくしている。L軸にお

いても同様であり、中央部の変換値を多く、端部の変換値を少なくしている。他の信号処理については、実施例6と同様であり、補間係数の生成及び補間処理は Li^* , ai^* , bi^* の下位信号 l^* , a^* , b^* を用いて行なう。このような逆変換用の3次元LUTを用いることにより、記憶容量に対する色変換精度を向上させることが可能となる。

【0136】実施例10. 図26は本発明の実施例10による映像信号処理装置を示すブロック回路図である。図において、104は色変換処理装置、105はアパーチャ補正回路、106は色逆変換処理装置である。

【0137】入力信号 R_i, G_i, B_i を色変換処理装置104に入力し、出力信号 Li^*, ai^*, bi^* を得る。 Li^*, ai^*, bi^* をアパーチャ補正回路105に入力し、アパーチャ補正した出力 $Li^*■, ai^*■, bi^*■$ を得る。 $Li^*■, ai^*■, bi^*■$ を色逆変換処理装置106に入力し、アパーチャ補正した $R_i■, G_i■, B_i■$ を得る。

【0138】色変換処理装置104の構成は図1に示したものと同様であり、説明を省略する。色変換処理装置104により得た Li^*, ai^*, bi^* をアパーチャ補正回路105

$$Li^*(h-1, v) - \{Li^*(h, v) + Li^*(h-2, v)\} / 2$$

利得制御信号 $C_■$ を乗算器116に入力し、その出力信号を1水平走査期間遅延回路113に入力し、式(5

$$AP_■ = C_■ \times [Li^*(h-1, v-1) - \{Li^*(h, v-1) + Li^*(h-2, v-1)\} / 2] \quad \dots\dots (56)$$

【0140】また、1画素遅延回路107の出力信号 $Li^*(h-1, v)$ を1水平走査期間遅延回路111及び加算器121に入力する。1水平走査期間遅延回路111により1水平走査期間前の信号 $Li^*(h-1, v-1)$ を得、この $Li^*(h-1, v-1)$ を1水平走査期間遅延回路112に入力する。1水平走査期間遅延回路112により、2水平走査期間前★

$$Li^*(h-1, v-1) - \{Li^*(h-1, v) + Li^*(h-1, v-2)\} / 2 \quad \dots\dots (57)$$

利得制御信号 C_v を乗算器117に入力し、式(58)に示すような垂直アパーチャ制御信号 AP_v を得る。垂直

$$AP_v = C_v \times [Li^*(h-1, v-1) - \{Li^*(h-1, v) + Li^*(h-1, v-2)\} / 2] \quad \dots\dots (58)$$

【0141】水平アパーチャ制御信号 AP_h 及び垂直アパーチャ制御信号 AP_v を加算器123に入力し、式(5

$$AP = AP_h + AP_v \quad \dots\dots (59)$$

1水平走査期間遅延回路111の出力 $Li^*(h-1, v-1)$ 及びアパーチャ制御信号 AP を加算器124に入力し、式(6

$$Li^*■(h-1, v-1) = Li^*(h-1, v-1) + AP$$

【0142】アパーチャ制御信号 AP 及び利得制御信号 C_s を乗算器118に入力し、アパーチャ制御信号 AP_s を得る。アパーチャ制御信号 AP_s を加算器125、126に入力する。

【0143】入力信号 $ai^*(h, v)$ を1水平走査期間遅延回路114に入力する。1水平走査期間遅延回路114に

$$ai^*■(h-1, v-1) = ai^*(h-1, v-1) + AP_s$$

【0144】入力信号 $bi^*(h, v)$ を1水平走査期間遅延回路115に入力する。1水平走査期間遅延回路115により1水平走査期間前の信号 $bi^*(h, v-1)$ を得、この $bi^*(h, v-1)$ を1画素遅延回路110に入力する。1画素遅

05に入力し、アパーチャ補正した $Li^■, ai^*■, bi^*■$ を得る。図27にアパーチャ補正回路105のブロック回路図を示す。図において、107から110は1画素遅延回路(DLY)、111から115は1水平走査期間遅延回路(1HDLY)、116から118は乗算器、119から126は加算器である。

【0139】アパーチャ補正回路105の動作について説明する。水平 h 番目、垂直 v 番目の画素の入力信号 $Li^*(h, v), ai^*(h, v), bi^*(h, v)$ がアパーチャ補正回路105に入力されているとする。入力信号 $Li^*(h, v)$ を1画素遅延回路107及び加算器119に入力する。1画素遅延回路107により1画素前の信号 $Li^*(h-1, v)$ を得、この $Li^*(h-1, v)$ を1画素遅延回路108及び加算器120に入力する。1画素遅延回路108により、2画素前の信号 $Li^*(h-2, v)$ を得、この $Li^*(h-2, v)$ を加算器119に入力する。加算器119の出力 $Li^*(h, v) + Li^*(h-2, v)$ の下位1ビットを切り捨て、加算器120に入力する。その結果、加算器120の出力は式(55)に示されるようになる。

$$\dots\dots (55)$$

※6)に示すような水平アパーチャ制御信号 AP_h を得る。水平アパーチャ制御信号 AP_h の波形図を図28に示す。

★の信号 $Li^*(h-1, v-2)$ を得、この $Li^*(h-1, v-2)$ を加算器121に入力する。加算器121の出力 $Li^*(h-1, v) + Li^*(h-1, v-2)$ の下位1ビットを切り捨て、加算器122に入力する。その結果、加算器122の出力は式(57)に示されるようになる。

☆アパーチャ制御信号 AP_v の波形図を図29に示す。

◆9)に示すようなアパーチャ制御信号 AP を得る。

$$\dots\dots (59)$$

0)に示すようなアパーチャ補正信号 $Li^*■(h-1, v-1)$ を得る。

$$\dots\dots (60)$$

より1水平走査期間前の信号 $ai^*(h, v-1)$ を得、この $ai^*(h, v-1)$ を1画素遅延回路109に入力する。1画素遅延回路109により、1画素前の信号 $ai^*(h-1, v-1)$ を得、 $ai^*(h-1, v-1)$ を加算器125に入力し、アパーチャ補正信号 $ai^*■(h-1, v-1)$ を得る。

$$\dots\dots (61)$$

延回路110により、1画素前の信号 $bi^*(h-1, v-1)$ を得、 $bi^*(h-1, v-1)$ を加算器126に入力し、アパーチャ補正信号 $bi^*■(h-1, v-1)$ を得る。

$$b_i^* \blacksquare (h-1, v-1) = b_i^* (h-1, v-1) + AP_s$$

【0145】色逆変換処理装置106の構成は図16に示したものと同様であり、説明を省略する。従来、RGB信号で表わされる画像はR、G、B各々にアパーチャ補正を行なうか、RGB信号をマトリクス演算により輝度信号Y、R-Y色差信号、B-Y色差信号に変換して、輝度信号Yの高周波部分における輝度信号Y、R-Y色差信号、B-Y色差信号の利得を制御し、アパーチャ補正を行っていた。RGB色空間は混色系の色空間であり、人間の視覚特性にとって均等な空間ではない。そのため、前者のように、RGB信号で表わされる画像の高周波部分でR、G、B信号の利得を一定の比率で変化させるようなアパーチャ補正を行なうと色相、明度、彩度の平衡が崩れ、色の再現性が悪くなる。また、後者のように輝度信号YとR-Y色差信号、B-Y色差信号においてアパーチャ補正を行なうことにより、明度、彩度に分けて強調することが可能となるが、均等知覚色空間ではないため、色の再現性は低下する。本実施例のようにRGB色空間から人間の視覚特性にとって均等なCIE 1976 L*a*b* 均等知覚色空間に変換し、L*, a*, b*各々にアパーチャ補正を行なうことにより、明度、彩度に分けて画像の高周波部分を強調することが可能となり、かつ、色相、明度、彩度の平衡も崩れず、色の再現性が低下しなくなる。

【0146】上記実施例1では、入力信号をmビットのレッド信号、グリーン信号、ブルー信号とする場合、下位m-nビット分のレッド信号、ブルー信号を中心として1辺が2ⁿビットの単位平面を、レッド信号の軸方向とブルー信号の軸方向で4分割した場合の4平面の面積を補間係数としたが、変換前の色空間と変換後の色空間の変換特性を考慮した他の補間係数であってもよい。

【0147】上記実施例3では、輝度信号Y、R-Y色差信号、B-Y色差信号で表わされる3次元色空間からCIE 1976 L*a*b* 均等知覚色空間に変換する方法を示したが、CIE 1976 L*a*b* 均等知覚色空間やCIE 1976 L*u*v* 均等知覚色空間などの明度情報と色情報が分離した3次元色空間から他の3次元色空間に変換する方法にも適用できる。

【0148】上記実施例6では、入力信号をmビットのL_i* 信号、a_i* 信号、b_i* 信号とする場合、下位m-nビット分のa_i* 信号、b_i* 信号を中心として、1辺が2ⁿビットの単位平面を、a_i* 信号の軸方向とb_i* 信号の軸方向で4分割した場合の4平面の面積を補間係数としたが、変換前の色空間と変換後の色空間の変換特性を考慮した他の補間係数であってもよい。

【0149】上記実施例10では、RGB色空間からCIE 1976 L*a*b* 均等知覚色空間に変換して、アパーチャ補正を行い、RGB色空間に逆変換する場合を示したが、CIE 1976 L*u*v* 均等知覚色空間でアパーチャ補正してもよいし、色相、明度、彩度が均等な他の色空間で

…… (62)

アパーチャ補正してもよい。

【0150】上記実施例における記憶手段及びLUTは、ROM (Read Only Memory)、RAM (Random Access Memory) などの半導体素子で構成してもよいし、他の高速な記憶手段で構成してもよい。また、上記実施例ではRGB色空間からCIE 1976 L*a*b* 均等知覚色空間への変換法、CIE 1976 L*a*b* 均等知覚色空間からRGB色空間への逆変換法を示したが、他の色空間の変換であってもよい。

【0151】上記実施例では、変換後の3次元色空間で表される無彩色方向の変換値が線形となるように構成した3次元LUTについて説明したが、特に色再現性を重視する肌色などの特定色方向の変換値が線形となるように構成した3次元LUTについても同様である。

【0152】

【発明の効果】本発明は、映像情報を一方の画像入出力機器に依存する色空間から他方の画像入出力機器に依存する色空間に変換するものであり、以下の効果が得られる。

【0153】本発明の請求項1記載の色変換処理装置によれば、実時間またはそれに準ずる速度で、高精度の色変換を実現し、線形補間による色変換精度を高めることが可能となる。

【0154】また、本発明の請求項2記載の色変換処理装置によれば、少ない回路規模で実時間またはそれに準ずる速度で、高精度の色変換を実現し、線形補間による色変換精度を高めることが可能となる。例えば、格子点数を729点、変換値を8ビット、CIE 1976 L*a*b* 均等知覚色空間の基準光源をC光源とする正変換用の3次元LUT、及び逆変換用の3次元LUTを用い、画像シミュレーションを行なった。評価に用いた画像は、ITE Color Matching Chart(a girl with carnation)をビデオカメラを用いてワークステーションに取り込んだ画像である。評価には、RGBからL*a*b*に正変換した後、L*a*b*からRGBに逆変換した処理画像と原画との色差を用いた。なお、色差はRGB色空間ではなく、CIE 1976 L*a*b* 均等知覚色空間で算出した。従来の方法である8点補間の色差は1.24、6点補間の色差は1.34、5点補間の色差は2.23、4点補間の色差は1.33、補間処理しない場合の色差は27.43となった。本発明によると色差は1.21となり、色変換精度は最も良好になった。また、正変換した画像を逆変換して元の色空間に戻すことを伝送1回分とみなすと、伝送10回分では8点補間の色差は9.94、6点補間の色差は10.63、5点補間の色差は10.48、4点補間の色差は7.76となった。本発明によると色差は10.66となり、原画に対する色差が最も大きく、数値上では最低の結果が得られた。しかし、本発明以外の方法で画像シミュレーションした処理画像は階調が不連続となり、画像の低周波部分に偽輪郭が発生した。本発

明は、出力値が線形になるような3次元LUTと線形補間の組み合わせを採用しているため、このような偽輪郭の発生は抑圧される。さらに、図37に示すようなRGBが等しく、階調が連続的に変化するランプ関数を原画として、8点補間と本発明による方法(上記の条件)の両方でシミュレーションを行なった。図38が8点補間の方法を用いて伝送を10回繰り返した場合の処理画像の出力値であり、図39が本発明を用いて伝送を10回繰り返した場合の処理画像の出力値である。これらの結果からも明らかなように本発明の処理画像の方が階調の連続性を保っているといえる。一般に、多少色差が優れた画像よりも偽輪郭の発生が明らかに少ない画像の方が良好な画像といえ、本発明は従来の方式よりも優れた色変換方式であるといえる。

【0155】また、本発明の請求項3記載の色変換処理装置によれば、特定色方向の変換値が線形となるように構成した3次元LUTを用いるため、特定色の色変換精度を向上させることが可能となる。例えば、RGB色空間を他の色空間に変換する場合、人間の視覚特性上に最も重要な要素であるグリーン方向の変換値が線形となるように構成した3次元LUTを用いることにより、記憶容量に対する色変換精度を向上させることが可能となる。

【0156】また、本発明の請求項4記載の色変換処理装置によれば、無彩色方向の変換値が線形となるように構成した3次元LUTを用いるため、変換後の画像において、色相、明度、彩度の平衡を保ったまま、明度方向の誤差を小さくすることが可能となる。例えば、白黒画像の場合、色変換誤差による着色が少なくなる。

【0157】また、本発明の請求項5記載の色変換処理装置によれば、小容量の記憶手段と補間処理手段により色変換を行なうため、例えば入力信号を8ビットのデジタル信号として、記憶手段には入力信号の上位3ビットを入力し、入力信号の下位5ビットで補間処理を行なう場合、従来の補間方法では72個必要であった乗算器を30個に減らすことができ、回路規模を縮小することが可能となる。

【0158】また、本発明の請求項6記載の色変換処理装置によれば、RGB色空間を他の色空間に変換する場合、レッド、グリーン、ブルーの中で人間の視覚特性上、最も重要な要素であるグリーン方向の変換値を他の変換値よりも多くすることになり、記憶手段の容量に対する色変換精度を向上させることが可能となる。

【0159】また、本発明の請求項7記載の色変換処理装置によれば、輝度信号と異なる2つの色差信号で表わされる色空間を他の色空間に変換する場合、人間の視覚特性上、重要な明度情報だけを多くすることになり、記憶手段の容量に対する色変換精度を向上させることが可能となる。

【0160】また、本発明の請求項8記載の色変換処理

装置によれば、CIE 1976 L*a*b* 均等知覚色空間を他の色空間に変換する場合、人間の視覚特性上、重要な明度情報だけを多くすることになり、記憶手段の容量に対する色変換精度を向上させることが可能となる。

【0161】また、本発明の請求項9記載の色変換処理装置によれば、CIE 1976 L*u*v* 均等知覚色空間を他の色空間に変換する場合、人間の視覚特性上、重要な明度情報だけを多くすることになり、記憶手段の容量に対する色変換精度を向上させることが可能となる。

【0162】また、本発明の請求項10記載の色変換処理装置によれば、例えば5ビットの信号の乗算を384ビットのLUT4個とビットシフト回路2個と加算器3個で実現でき、補間信号生成に必要な乗算器4個を総容量6kビットのLUTとビットシフト回路8個と加算器12個で実現できるため、回路規模を縮小することが可能となる。

【0163】また、本発明の請求項11記載の色変換処理装置によれば、補間係数生成回路2を複数のLUTと複数のビットシフト回路と複数の加算器で実現でき、補間係数生成回路2を総容量1.5kビットのLUTとビットシフト回路5個と加算器8個で実現できるため、回路規模を縮小することが可能となる。

【0164】また、本発明の請求項12記載の色逆変換処理装置によれば、第1、第2、第3の色信号で表わされる3次元色空間を第4、第5、第6の色信号で表わされる3次元色空間に非線形変換した色信号を元の第1、第2、第3の色信号に逆変換する色逆変換処理装置の構成要素である第2記憶手段に元の3次元色空間外への変換値も記憶させることにより、線形補間による色変換精度を高めることが可能となる。

【0165】また、本発明の請求項13記載の色逆変換処理装置によれば、第1、第2、第3の色信号で表わされる3次元色空間を第4、第5、第6の色信号で表わされる3次元色空間に非線形変換した色信号を元の第1、第2、第3の色信号に逆変換する色逆変換処理装置の構成要素である第2記憶手段に元の3次元色空間外への変換値も記憶させることにより、小さい回路規模で線形補間による色変換精度を高めることが可能となる。

【0166】また、本発明の請求項14記載の色逆変換処理装置によれば、特定色方向の変換値が線形となるように構成した3次元LUTを用いるため、特定色の色変換精度を向上させることが可能となる。例えば、RGB色空間を他の色空間に変換する場合、人間の視覚特性上に最も重要な要素であるグリーン方向の変換値が線形となるように構成した3次元LUTを用いることにより、記憶容量に対する色変換精度を向上させることが可能となる。

【0167】また、本発明の請求項15記載の色逆変換処理装置によれば、無彩色方向の変換値が線形となるように構成した3次元LUTを用いるため、変換後の画像

において、色相、明度、彩度の平衡を保ったまま、明度方向の誤差を小さくすることが可能となる。例えば、白黒画像の場合、色変換誤差による着色が少なくなる。

【0168】また、本発明の請求項16記載の色逆変換処理装置によれば、小容量の記憶手段と補間処理手段により色逆変換を行なうため、例えば入力信号を8ビットのデジタル信号として、記憶手段には入力信号の上位3ビットを入力し、入力信号の下位5ビットで補間処理を行なう場合、従来の補間方法では72個必要であった乗算器を30個に減らすことができ、回路規模を縮小することが可能となる。

【0169】また、本発明の請求項17記載の色逆変換処理装置によれば、例えば5ビットの信号の乗算を384ビットのLUT4個とビットシフト回路2個と加算器3個で実現でき、補間信号生成に必要な乗算器4個を総容量6kビットのLUTとビットシフト回路8個と加算器12個で実現できるため、回路規模を縮小することが可能となる。

【0170】また、本発明の請求項18記載の色逆変換処理装置によれば、補間係数生成回路52を複数のLUTと複数のビットシフト回路と複数の加算器で実現でき、補間係数生成回路52を総容量1.5kビットのLUTとビットシフト回路5個と加算器8個で実現できるため、回路規模を縮小することが可能となる。

【0171】また、本発明の請求項19記載の色逆変換処理装置によれば、CIE 1976 L*a*b* 均等知覚色空間からRGB色空間に逆変換するための変換値を記憶する第2記憶手段の中央部の変換値よりも端部の変換値を少なくすることにより、第2記憶手段の記憶容量に対する色変換精度を向上させることが可能となる。

【0172】また、本発明の請求項20記載の映像信号処理装置によれば、第1、第2、第3の色信号で表わされる3次元色空間から明度情報の第6の色信号、色情報の第4の色信号及び第5の色信号で表わされる顕色系の3次元均等知覚色空間に変換してアパーチャ補正を行なうことにより、明度、彩度に分けて画像の高周波部分を強調することが可能となり、色相、明度、彩度の平衡を崩さず、色の再現性を低下させないことが可能となる。

【0173】また、本発明の請求項21記載の映像信号処理装置によれば、アパーチャ補正手段を複数の加算器と複数の乗算器と複数の1画素遅延回路で構成するため、制御信号を可変させることにより任意の利得で画像の水平方向のアパーチャ補正を行なうことが可能となる。

【0174】また、本発明の請求項22記載の映像信号処理装置によれば、アパーチャ補正手段を複数の加算器と複数の乗算器と複数の1水平走査期間遅延回路で構成するため、制御信号を可変させることにより任意の利得で画像の垂直方向のアパーチャ補正を行なうことが可能となる。

【図面の簡単な説明】

【図1】 実施例1、4、5、10における色変換処理装置を示すブロック回路図である。

【図2】 実施例1、4、5におけるLUT21の概念図を示す図である。

【図3】 実施例1、4、5の色変換処理装置における補間方法を示す図である。

【図4】 実施例1における補間係数生成回路2の構成を示す図である。

10 【図5】 実施例2における色変換処理装置を示すブロック回路図である。

【図6】 実施例2におけるLUT21の概念図を示す図である。

【図7】 実施例2の色変換処理装置における補間方法を示す図である。

【図8】 実施例2における3次元LUT1の構成を示す図である。

【図9】 実施例3における色変換処理装置を示すブロック回路図である。

20 【図10】 実施例3におけるLUT21の概念図を示す図である。

【図11】 実施例3の色変換処理装置における補間方法を示す図である。

【図12】 実施例3における3次元LUT1の構成を示す図である。

【図13】 実施例4における補間係数生成回路2の構成を示す図である。

【図14】 実施例4における乗算回路30の構成を示す図である。

30 【図15】 実施例5における補間係数生成回路2の構成を示す図である。

【図16】 実施例6、7、8、10における色逆変換処理装置を示すブロック回路図である。

【図17】 実施例6、7、8におけるLUT71の概念図を示す図である。

【図18】 実施例6、7、8の色逆変換処理装置における補間方法を示す図である。

【図19】 実施例6における補間係数生成回路52の構成を示すブロック回路図である。

40 【図20】 実施例7における補間係数生成回路52の構成を示すブロック回路図である。

【図21】 実施例7における乗算回路80の構成を示すブロック回路図である。

【図22】 実施例8における補間係数生成回路52の構成を示すブロック回路図である。

【図23】 実施例9における色逆変換処理装置を示すブロック回路図である。

【図24】 実施例9におけるLUT71の概念図を示す図である。

50 【図25】 実施例9における3次元LUT51の概念

図を示す図である。

【図 2 6】 実施例 1 0 における映像信号処理装置を示すブロック回路図である。

【図 2 7】 実施例 1 0 におけるアパーチャ補正回路 1 0 5 の構成を示すブロック回路図である。

【図 2 8】 実施例 1 0 におけるアパーチャ補正回路 1 0 5 で生成される水平アパーチャ補正信号 AP_H の波形図である。

【図 2 9】 実施例 1 0 におけるアパーチャ補正回路 1 0 5 で生成される垂直アパーチャ補正信号 AP_V の波形図である。

【図 3 0】 従来の色変換処理装置及び色逆変換処理装置を示すブロック回路図である。

【図 3 1】 3 次元 LUT 1 2 7 の概念図を示す図である。

【図 3 2】 3 次元 LUT 1 2 8 の概念図を示す図である。

【図 3 3】 他の従来の色変換処理装置を示すブロック回路図である。


【図 3 4】 従来の色変換処理装置における補間方法を示す図である。

【図 3 5】 従来の色逆変換処理装置を示すブロック回路図である。

【図 3 6】 従来の色逆変換処理装置における補間方法を示す図である。

【図 3 7】 RGB が等しく、連続的に階調が変化する *

【図 1】



* ランプ関数の出力値を示す図である。


【図 3 8】 図 3 7 のランプ関数を原画として、従来の方式で変換、逆変換を 1 0 回ずつ繰り返した処理画像の出力値を示す図である。

【図 3 9】 図 3 7 のランプ関数を原画として、本発明の色変換方式で変換、逆変換を 1 0 回ずつ繰り返した処理画像の出力値を示す図である。

【符号の説明】

1, 51, 127, 128, 129, 141 3 次元 LUT、2, 52, 130, 142 補間係数生成回路、3~12, 24~27, 53~62, 74~77, 116~118, 131~138, 143~150 乗算器、13, 14, 63, 64, 139, 151 加算回路、15~18, 38~40, 46~50, 65~68, 88~90, 96~100, 119~126 加算器、19, 69 除算器、21, 34~37, 71, 84~87 LUT、22, 23, 32, 33, 72, 73, 82, 83 ビット反転回路、28~31, 78~81 乗算回路、41, 91 6 ビットシフト回路、42, 92 3 ビットシフト回路、43~45, 93~95 5 ビットシフト回路、101 L 軸用 LUT、102 a 軸用 LUT、103 b 軸用 LUT、104 色変換処理装置、105 アパーチャ補正回路、106 色逆変換処理装置、107~110 1 画素遅延回路、111~115 1 水平走査期間遅延回路。

【図 8】





【図 2】

	k	G_k	G_{k+1}
0	0	0	4
3			
4	1	4	11
10			
11	2	11	25
24			
25	3	25	47
48			
47	4	47	79
78			
79	5	79	123
122			
123	6	123	181
180			
181	7	181	256
255			

G_i → k
 G_i → G_k
 G_i → G_{k+1}

【図 3】



$$d_3 = d_0 S_0 + d_1 S_1 + d_2 S_2 + d_3 S_3$$

$$d_3' = d_4 S_0 + d_5 S_1 + d_6 S_2 + d_7 S_3$$


$$d = (d_3' \times g + d_3 \times (D_k - g)) / (D_n^2 \times D_k)$$

【図 6】


	k'	$G_{k'}$	$G_{k'+1}$
0	0	0	2
1	1	2	4
2	2	4	7
3	3	7	11
4	4	11	17
5	5	17	25
6	6	25	36
7	7	36	47
8	8	47	62
9	9	62	79
10	10	79	99
11	11	99	123
12	12	123	150
13	13	150	181
14	14	181	216
15	15	216	256

G_i → k'
 G_i → $G_{k'}$
 G_i → $G_{k'+1}$


【図 4】





【図 9】




【図 12】



【図 13】





【図 14】




【図 15】


【図 19】



【図 16】



【図 18】




$$p_i = p_0 T_0 + p_1 T_1 + p_2 T_2 + p_3 T_3$$


$$p_i' = p_4 T_0 + p_5 T_1 + p_6 T_2 + p_7 T_3$$

$$p = [p_i' \times L^* + p_i \times (D_n - L^*)] / (D_n^2 \times D_n)$$


【図 26】




【図 17】




【図 20】




【図 30】




【図 21】



【図 22】



【図 23】




【図 24】


	h^*	L_{n-1}^{**}	L_{n-1}^{**}
0	0	0	77
1	77	108	
2	108	129	
3	129	146	
4	146	161	
5	161	173	
6	173	185	
7	185	195	
8	195	204	
9	204	213	
10	213	221	
11	221	229	
12	229	237	
13	237	243	
14	243	250	
15	250	256	

h^*
 L_{n-1}^{**}
 L_{n-1}^{**}


【図 25】




【図 27】




【図 37】




【図 28】




【図 29】




【図 33】




【図 35】



【図38】



【図39】



【手続補正書】

【提出日】平成7年3月1日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項6

【補正方法】変更

【補正内容】

【請求項6】 第1、第2、第3の色信号がグリーン、レッド、ブルーの場合、請求項1及び請求項2の色変換処理装置の構成要素である第2記憶手段を、上位nビット分の第2、第3の色信号及び $n+p$ (p は自然数で $n \geq p$)ビット分の格納番号 k を入力し、 m ビットの第1、第2、第3の色信号を示す第2の3次元色空間内の点の近傍の単位立方格子に位置する8点の第4、第5、第6の色信号を出力するように構成したことを特徴とする請求項1又は請求項2記載の色変換処理装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0032

【補正方法】変更

【補正内容】

【0032】また、本発明の請求項6に係る色変換処理装置は、第1、第2、第3の色信号がグリーン、レッド、ブルーの場合、第2記憶手段を、上位nビット分の第2、第3の色信号及び $n+p$ (p は自然数で $n \geq p$)ビット分の格納番号 k を入力し、 m ビットの第1、第2、第3の色信号を示す第2の3次元色空間内の点の近傍の単位立方格子に位置する8点の第4、第5、第6の色信号を出力するように構成したものである。

$$ds = d_6 S_0 + d_1 S_1 + d_2 S_2 + d_3 S_3$$

$$ds_{\blacksquare} = d_4 S_0 + d_5 S_1 + d_6 S_2 + d_7 S_3$$

(30)、(31)式では、各格子点の信号に、入力信号 R_i, B_i を中心として点対称に位置する面積をそれぞれ補間係数として掛け合わせるにより、RB平面における2つの補間信号を算出している。この2つの補間信

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0054

【補正方法】変更

【補正内容】

【0054】また、本発明の請求項6に係る色変換処理装置の第2記憶手段は、第1、第2、第3の色信号がグリーン、レッド、ブルーの場合、上位nビット分の第2、第3の色信号及び $n+p$ (p は自然数で $n \geq p$)ビット分の格納番号 k を入力し、 m ビットの第1、第2、第3の色信号を示す第2の3次元色空間内の点の近傍の単位立方格子に位置する8点の第4、第5、第6の色信号を出力するように構成したため、レッド、グリーン、ブルーの中で人間の視覚特性上、最も重要な要素であるグリーン方向の変換値を他の変換値よりも多くすることになり、記憶手段の容量に対する色変換精度を向上させることが可能となる。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0080

【補正方法】変更

【補正内容】

【0080】図1における乗算器3、4、5、6、加算回路13を用いて、第1補間信号 ds を算出する。また、乗算器7、8、9、10、加算回路14を用いて、第2補間信号 ds_{\blacksquare} を算出する。それぞれ、算出式は式(30)、(31)で表わされる。

$$\dots\dots (30)$$

$$\dots\dots (31)$$

号 ds, ds_{\blacksquare} をさらにG軸で補間することにより、3次元補間を実現する。単位立方格子のG軸方向の1辺の長さを D_k とすると、出力信号 d は式(32)のように算出される。

$$d = \{ds \blacksquare \times g + ds \times (D_k - g)\} / (Dn^2 \times D_k)$$

..... (3 2)

ただし、 g は G_k と入力信号 G_i の差であり、加算器 1 7 により算出し、 D_k は加算器 1 5 により算出している。 $(Dn^2 \times D_k)$ で除算しているのは、補間係数を 1 に正規化するためである。ここで、 Dn^2 は 2^{10} となるため、実際には 10 ビット分析下げることにより算出できる。式 (3 2) の演算を乗算器 1 1、1 2、加算器 1 5、1 6、1 7、1 8、除算器 1 9 で実現する。 $D_k - g$ 及び第 1 補間信号 ds を乗算器 1 1 に入力し、 g 及び第 2 補間信号 $ds \blacksquare$ を乗算器 1 2 に入力する。乗算器 1 1、1 2 の出力信号を加算器 1 8 に入力し、除算器 1 9 により加算器 1 8 の出力を D_k で除算する。この除算器 1 9 の出力の上位 8 ビット分 d を得る。 d は $d_0, d_1, d_2, d_3, d_4, d_5, d_6, d_7$ に各々補間係数を乗じて加え合わせ、さらに、補間係数を 1 に正規化するために D_k で除算し、下位 18 ビット分を切り捨てたものである。同様の演算方法により l, a, b の補間処理を行なう。

【手続補正 5】

【補正対象書類名】明細書

【補正対象項目名】0087

【補正方法】変更

$$d = \{ds \blacksquare \times g + ds \times (D_k \blacksquare - g)\} / (Dn^2 \times D_k \blacksquare)$$

..... (3 3)

ただし、 g は $G_k \blacksquare$ と入力信号 G_i の差であり、 $(Dn^2 \times D_k \blacksquare)$ で割っているのは、補間係数を 1 に正規化するためである。また、 Dn^2 は 2^{10} となるため、実際には 10 ビット分析下げることにより算出できる。

【手続補正 6】

【補正対象書類名】明細書

【補正対象項目名】0093

【補正方法】変更

【補正内容】

【0093】図 9 において、格納番号 $k \blacksquare$ 及び入力信号 $R_i - Y_i, Bi - Y_i$ の各々上位 3 ビット分 Rn, Bn を 3 次元 LUT 1 に入力し、入力信号 $Y_i, Ri - Y_i, Bi - Y_i$ の近傍 8 点の単位立方格子 $(Rn, k \blacksquare, Bn), (Rn + Dn, k \blacksquare, Bn), (Rn + Dn, k \blacksquare, Bn + Dn), (Rn, k \blacksquare, Bn + Dn), (Rn, k \blacksquare + D_k \blacksquare, Bn), (Rn + Dn, k \blacksquare + D_k \blacksquare, Bn)$

$$d = \{ds \blacksquare \times y + ds \times (D_k \blacksquare - y)\} / (Dn^2 \times D_k \blacksquare)$$

..... (3 5)

ただし、 y は $Y_k \blacksquare$ と入力信号 Y_i の差であり、 $(Dn^2 \times D_k \blacksquare)$ で割っているのは、補間係数を 1 に正規化するためである。また、 Dn^2 は 2^{10} となるため、実際には 10 ビット分析下げることにより算出できる。

【手続補正 7】

【補正対象書類名】明細書

【補正対象項目名】0105

【補正方法】変更

【補正内容】

【0105】実施例 6. 図 16 は本発明の実施例 6 による色逆変換処理装置を示すブロック回路図である。図に

【補正内容】

【0087】図 5 において、格納番号 $k \blacksquare$ 及び入力信号 R_i, Bi の各々上位 3 ビット分 Rn, Bn を 3 次元 LUT 1 に入力し、入力信号 R_i, G_i, Bi の近傍 8 点の単位立方格子 $(Rn, k \blacksquare, Bn), (Rn + Dn, k \blacksquare, Bn), (Rn + Dn, k \blacksquare, Bn + Dn), (Rn, k \blacksquare, Bn + Dn), (Rn, k \blacksquare + D_k \blacksquare, Bn), (Rn + Dn, k \blacksquare + D_k \blacksquare, Bn), (Rn + Dn, k \blacksquare + D_k \blacksquare, Bn + Dn), (Rn, k \blacksquare + D_k \blacksquare, Bn + Dn)$ に位置する出力信号 $d_0, d_1, d_2, d_3, d_4, d_5, d_6, d_7$ を得る。 Dn は 3 次元 LUT 1 の単位立方格子の R 軸及び B 軸方向の 1 辺の長さで 2^5 である。 $D_k \blacksquare$ は LUT 2 1 の出力 $G_{k+1} \blacksquare$ と $G_k \blacksquare$ の差であり、単位立方格子の G 軸方向の 1 辺の長さである。また、入力信号 R_i, Bi の各々下位 5 ビット分 r, b を補間係数生成回路 2 に入力し、図 7 に示すような補間係数 S_0, S_1, S_2, S_3 を得る。実施例 1 の式 (30), (31) で示したように、 $d_0, d_1, d_2, d_3, d_4, d_5, d_6, d_7$ と S_0, S_1, S_2, S_3 から第 1 補間信号 ds と第 2 補間信号 $ds \blacksquare$ を算出する。この 2 つの補間信号 $ds, ds \blacksquare$ を式 (33) で示すように、さらに G 軸で補間することにより、3 次元補間を実現する。

$\blacksquare, Bn), (Rn + Dn, k \blacksquare + D_k \blacksquare, Bn + Dn), (Rn, k \blacksquare + D_k \blacksquare, Bn + Dn)$ に位置する出力信号 $d_0, d_1, d_2, d_3, d_4, d_5, d_6, d_7$ を得る。 Dn は 3 次元 LUT 1 の単位立方格子の R-Y 軸及び B-Y 軸方向の 1 辺の長さで 2^5 である。 $D_k \blacksquare$ は LUT 2 1 の出力 $Y_{k+1} \blacksquare$ と $Y_k \blacksquare$ の差であり、単位立方格子の Y 軸方向の 1 辺の長さである。また、入力信号 $R_i - Y_i, Bi - Y_i$ の各々下位 5 ビット分 r, b を補間係数生成回路 2 に入力し、図 11 に示すような補間係数 S_0, S_1, S_2, S_3 を得る。実施例 1 の式 (30), (31) で示したように、 $d_0, d_1, d_2, d_3, d_4, d_5, d_6, d_7$ と S_0, S_1, S_2, S_3 から第 1 補間信号 ds と第 2 補間信号 $ds \blacksquare$ を算出する。この 2 つの補間信号 $ds, ds \blacksquare$ を式 (35) で示すように、さらに Y 軸で補間することにより、3 次元補間を実現する。

において、51 は 3 次元 LUT、52 は補間係数生成回路、53 から 62 は乗算器、63、64 は加算回路、65 から 68 は加算器、69 は除算器、71 は LUT である。

【手続補正 8】

【補正対象書類名】明細書

【補正対象項目名】0112

【補正方法】変更

【補正内容】

【0112】図 16 における乗算器 53、54、55、56、加算回路 63 を用いて、第 1 補間信号 pt を算出す

る。また、乗算器 57, 58, 59, 60、加算回路 64 を用いて、第 2 補間信号 pt を算出する。それぞれ

$$pt = p_0 T_0 + p_1 T_1 + p_2 T_2 + p_3 T_3$$

$$pt = p_4 T_0 + p_5 T_1 + p_6 T_2 + p_7 T_3$$

(46), (47) 式では、各格子点の信号に、入力信号 ai, bi を中心として点対称に位置する面積をそれぞれ補間係数として掛け合わせることで、 a^*, b^* 平面における 2 つの補間信号を算出している。この 2 つの補

$$p = \{pt \times l^* + pt \times (D_n - l^*)\} / (D_n^2 \times D_n)$$

【手続補正 9】

【補正対象書類名】明細書

【補正対象項目名】0166

【補正方法】変更

【補正内容】

【0166】また、本発明の請求項 14 記載の色逆変換処理装置によれば、特定色方向の変換値が線形となるように構成した 3 次元 LUT を用いるため、特定色の色変換精度を向上させることが可能となる。例えば、RGB 色空間を他の色空間に変換する場合、人間の視覚特性

れ、算出式は式 (46), (47) で表わされる。

$$\dots\dots (46)$$

$$\dots\dots (47)$$

間信号 pt, pt をさらに L^* 軸で補間することにより、3 次元補間を実現する。単位立方格子の 1 辺の長さを D_n とすると、出力信号 p は式 (48) のように算出される。

$$\dots\dots (48)$$

上、最も重要な要素であるグリーン方向の変換値が線形となるように構成した 3 次元 LUT を用いることにより、記憶容量に対する色変換精度を向上させることが可能となる。

【手続補正 10】


【補正対象書類名】図面

【補正対象項目名】図 16

【補正方法】変更

【補正内容】

【図 16】



【手続補正 11】

【補正対象書類名】図面

【補正対象項目名】図 31

【補正方法】変更

【補正内容】

【図 31】

